數(shù)電課程設(shè)計(jì)報(bào)告

1、口 I t % A IJN1VER SI R OF reTROLEUM十閥4砂夬孝鈿CHIN A UNrVERSITY OF PET ROLi-U M«基于FPGA的洗衣機(jī)電機(jī)正反轉(zhuǎn)控制器 學(xué) 院：信息與控制工程學(xué)院 專 業(yè)：電子信息工程班 級(jí)：姓 名：學(xué) 號(hào)：2014年7月1設(shè)計(jì)任務(wù)與要求12設(shè)計(jì)思路13設(shè)計(jì)原理及方案 24總結(jié)與討論：:：:：: 14ClifNA UMVEHSm OF PI;TROUEL M#一、設(shè)計(jì)任務(wù)及要求:1控制洗衣機(jī)的電機(jī)作如下周期性運(yùn)轉(zhuǎn)，正轉(zhuǎn) 4S暫停2S反轉(zhuǎn)4S暫 停2S,用8位七段數(shù)碼管顯示自己學(xué)號(hào)的后四位（顯示在從左邊數(shù)第一個(gè)到第四 個(gè)數(shù)碼管上）、

2、定時(shí)時(shí)間（兩位，單位：分鐘，顯示在第五個(gè)和第六個(gè)數(shù)碼管上）， 剩余時(shí)間（兩位，單位：分鐘，顯示在第七個(gè)和第八個(gè)數(shù)碼管上2.洗衣機(jī)控制器的工作過程為：（1）上電后顯示自己學(xué)號(hào)的后四位，在運(yùn)行中不變；初始洗滌時(shí)間為10分鐘，在開始前可用S1和S2按鍵設(shè)置總的工作時(shí)間，確定洗衣機(jī)控制器定時(shí)工作時(shí)間。 （按下并松開S1定時(shí)時(shí)間增加一分鐘，按下并松開S2定時(shí)時(shí)間減少一分鐘，時(shí)間 范圍為：0030分鐘）（2）設(shè)定好定時(shí)時(shí)間后，按下并松開 S3按下時(shí)S3=0,松開時(shí)S3=1）,啟動(dòng)控制 器，整個(gè)系統(tǒng)開始運(yùn)行；再次按下并松開 S3,停止運(yùn)行；再次按下并松開 S3繼 續(xù)運(yùn)行；按下并松開S4則回到上電初始狀態(tài)。其

3、他兩個(gè)按鍵不起作用。到達(dá)定時(shí)時(shí)間后，停止運(yùn)行，按下并松開 S4則回到初始狀態(tài)，在運(yùn)行中要顯示定時(shí)時(shí) 間和剩余工作時(shí)間，當(dāng)剩余時(shí)間為0時(shí)，要顯示“End'在工作過程中用三個(gè)LED 指示燈指示電機(jī)工作狀態(tài)，正轉(zhuǎn) D1燈亮，反轉(zhuǎn)D2燈亮，暫停D3燈亮，如此反 復(fù)直至工作時(shí)間為0停止（三個(gè)LED燈都不亮）'系統(tǒng)總體框圖如下：八個(gè)七段數(shù)碼管顯示器DiD 二D|_CLK50XIHzCP1000Hz二、設(shè)計(jì)思路為了便于計(jì)時(shí)，首先把1000Hz的外部時(shí)鐘分頻為1Hz。正轉(zhuǎn)時(shí)間設(shè)為4s，反 轉(zhuǎn)設(shè)為4s,暫停設(shè)為2s，令洗衣機(jī)按照正轉(zhuǎn)4s、暫停2s、反轉(zhuǎn)4s、暫停2s的 順序進(jìn)行旋轉(zhuǎn)，周期恰好為1

4、0秒，而定時(shí)時(shí)間單位為分鐘，因此需要設(shè)計(jì)分鐘 計(jì)數(shù)器和秒計(jì)數(shù)器。開發(fā)板提供的時(shí)鐘信號(hào)CP頻率為1000Hz,應(yīng)該設(shè)計(jì)一分頻 器得到1Hz的時(shí)鐘信號(hào)作為時(shí)間計(jì)數(shù)脈沖。設(shè)計(jì)中七段數(shù)碼管采用動(dòng)態(tài)掃描的方式顯示， 掃描需要一個(gè)比較高頻率的信號(hào)， 本次設(shè)計(jì)選用1000H乙為了得到1000Hz信號(hào)，必須對(duì)輸入的時(shí)鐘信號(hào) 50MHZ 進(jìn)行分頻。顯示模塊共用10個(gè)管腳，其中7個(gè)用于連接8個(gè)數(shù)碼管的七段LED, 還有3個(gè)管腳用于選擇點(diǎn)亮哪個(gè)數(shù)碼管，每隔很短的一段時(shí)間8個(gè)數(shù)碼管交替點(diǎn) 亮，依次循環(huán)，動(dòng)態(tài)顯示，由于人眼的視覺殘留，可以觀察到連續(xù)的測(cè)量計(jì)數(shù)器 的計(jì)數(shù)值。其原理框圖如圖所示：數(shù)碼管選擇控制端數(shù)碼管ABC

5、 DEFG50MHz信號(hào)32位信號(hào)本系統(tǒng)采用層次化、模塊化的設(shè)計(jì)方法，設(shè)計(jì)順序?yàn)樽韵孪蛏?。首先?shí)現(xiàn)系統(tǒng) 框圖中的各子模塊，然后由頂層模塊調(diào)用各子模塊（既可以采用原理圖，也可以 采用Verilog HDL語言）來完成整個(gè)系統(tǒng)。三、設(shè)計(jì)原理及方案1洗衣機(jī)點(diǎn)擊正反轉(zhuǎn)控制器的設(shè)計(jì)由由分頻模塊，模八計(jì)數(shù)器模塊，s1s2s3s4控制電路模塊，32位信號(hào)產(chǎn)生模塊，數(shù)據(jù)選擇器模塊，數(shù)碼管顯示模塊組成。 FPGA接收命令，控制洗衣機(jī)的正轉(zhuǎn)、反轉(zhuǎn)、停機(jī)和定時(shí)時(shí)間為0時(shí)顯示End的工作狀態(tài)。對(duì)FPGA芯片的編程采用模塊化的Verilog HDL硬件描述語言）進(jìn)行設(shè) 計(jì)。頂層使用原理圖實(shí)現(xiàn)，底層由 Verilog H

6、DL語句實(shí)現(xiàn)。總體框圖十閔>4砂丈歩"aux A UFIVEKSm OF PliTROCJiL M(2)功能實(shí)現(xiàn)2.分頻器50MHz到1KHz本模塊實(shí)現(xiàn)對(duì)50MHz到1KHz的分頻，1KHz的信號(hào)為模八計(jì)數(shù)器提供時(shí)鐘信 號(hào)。(1)源程序module Ifen pi nqi50M(clk_50M,clk_1000);in put clk_50M;output clk_1000;reg clk_1000;reg 15:0cnt;always(posedge clk_50M) beg inif(c nt=16'd24999)beg in clk_1000<=clk_10

7、00; cn t<=0;end else cn t<=c nt+1;enden dmodulee ndmodule(2)元器件.i irfenpinqiSOht !F i-；j die 50M ck 100Q:in-stl 1匚!i,iaBBj| naj " i iprw if.、 ig iij! ripi,些，”.r *.(3)功能仿真3分頻器1KHz到1Hz本模塊實(shí)現(xiàn)對(duì)1KHz到1Hz的分頻，1KHz的信號(hào)為s1s2s3s4控制電路提供時(shí)鐘 信號(hào)。(1)源程序module Irfen pi nqi1000(clk_1000,clk_1);in put clk_1000

8、;output clk_1;reg clk_1;#十國>4砂打婁QitNA UMvi asm of pt ratJL.EVM十閔>4砂推里鈿ciitNA umvi Rsrn of n i rolli mreg 15:0cnt;always(posedge clk_1000) beg inif(c nt=16'd499)beg in clk_1<=clk_1; cn t<=0;end elsecn t<=c nt+1; enden dmodule(2)元器件(3)功能仿真Si'muljtioin&44模八計(jì)數(shù)器本模塊實(shí)現(xiàn)顯示數(shù)碼管的動(dòng)態(tài)掃描。

9、如果采用靜態(tài)顯示，則需要56根線實(shí)現(xiàn), 動(dòng)態(tài)則只需要10根。其輸出還作為數(shù)據(jù)選擇器的SEL端輸入。(1)源程序module lrjishuqi(cp,q);in put cp;output q;reg 2:0q;always(posedge cp) beg in if(q=3'd7) q<=0；else if(q=0|q>0) q<=q+1;end en dmodule(2)元器件 亠.IrjeshiuqiFi jGP q? ai-9-' n-9Ir (3)功能仿真4. s1s2s3s4空制電路本模塊實(shí)現(xiàn)時(shí)間加減，開始和復(fù)位的功能并且通過本模塊來控制D1,D2

10、,D3個(gè)燈的循環(huán)產(chǎn)生，本模塊還輸出8位信號(hào)作為下一模塊設(shè)置時(shí)間和剩余時(shí)間的輸 入。(1)源程序module s1s2s3s4(clk,s1,s2,s3,s4,m_settime, m_l eft,d1,d2,d3);in put clk;input s1,s2,s3,s4;output 4:0meft;output 4:0m_settime;output d1,d2,d3;#mrxA uwvtFism c)r pi；trolix mreg 5:0s_out; reg 4:0m_out; reg 4:0 meft; reg 4:0m_up;reg 4:0m_dow n;reg 4:0m_sett

11、ime;reg str;reg d1,d2,d3;reg 3:0i;reg stop;always(posedge elk or n egedge s4) beg in if(!s4) beg in s_out<=0;m_out<=0;i<=0; d1<=0; d2<=0; d3<=0; stop<=0;endelse if(m_left=0)beg in i<=14; d1<=0; d2<=0; d3<=0;stop<=1;endelse if(str&&!stop)beg inif(i<4&

12、;&i>=0) beg in i<=i+1;d1<=1; d3<=0;endif(i<6&&i>=4) beg in i<=i+1; d1<=0; d3<=1;endif(i<10&&i >=6)beg ini<=i+1;d3<=0;d2<=1;end if(i=10) beg in i<=i+1;d2<=0;d3<=1;end if(i=11) i<=0; if(i>12) d1<=0;if(s_out!=6'd59) s_o

13、ut<=s_out+1;elsebeg ins_out<=0;m_out<=m_out+1;endendendalways(posedge s1 or n egedge s4) beg in if(!s4)m_up<=0;else if(!str) m_upv=m_up+5'd1; endalways(posedge s2 or n egedge s4) beg in if(!s4)m_dow n<=0;else if(!str)m_dow n<=m _dow n-5'd1;endalways(posedge s3 or n egedge s

14、4) beg in if(!s4)7str<=0;else if(str=1) str<=0;else if(str=0) str<=1;end always( si or s2 or s4) beg in m_settime<=5'd10+m_up+m_dow n; end always(clk or s3 or s4) beg in m_left=m_settime-m_out; end en dmodule(2)元器件1elk rn_sttimeH Jr 1 1Js4i-&2d1 '3* J b i9-4d3i i rat?I(3)功能仿真

15、5. 32位信號(hào)產(chǎn)生電路本模塊長生32位信號(hào)實(shí)現(xiàn)顯示學(xué)號(hào)和設(shè)置時(shí)間、剩余時(shí)間的功能(1)源程序module xin hao32(settime,lefttime,s1,s2,s3,s4,s5,s6,s7,s8);output 3:0s1,s2,s3,s4,s5,s6,s7,s8;in put 4:0lefttime,settime;reg 3:0s1,s2,s3,s4,s5,s6,s7,s8;always(settime or lefttime)begins1=4'h2;s2=4'h2;s3=4'h0;s4=4'h3;if(lefttime=0)begi ns5

16、=4'hd;s6=4'ha;s7=4'hb;s8=4'hc;e ndelsebeg in s5=settime/10; s6=settime%10;s7=lefttime/10; s8=lefttime%10;endenden dmodule(2)元器件.-"卜se益I *.r' 泗訊電訶.訓(xùn)siJ.詞L . ttnwi4.03 Jill' !艸刖訥®. 3:i甬d訓(xùn)«:!郵刃麗卩罔郵.0jL.:rrtll-j ；I'F占 »(3)功能仿真9口 I t % A IJN1VER SI R OF reT

17、ROLEUM6. 數(shù)據(jù)選擇器通過本模塊將四個(gè)八位信號(hào)分別選到譯碼器的輸入端。(1) 源程序module Irshujuxua nze(i nO,i n1,i n2,i n3,i n4,i n5,i n6,i n7,sel,out); in put3:0i n0,i n1,in 2,i n3,i n4,i n5,i n6,i n7;in put2:0sel;output3:0out;reg3:0out;always( in0 or in1 or in2 or in3 or in4 or in5 or in6 or in7 or sel) beg incase(sel)3'd0:out=i

18、 n0;3'd1:out=i n1;3'd2:out=i n2;3'd3:out=i n3;3'd4:out=i n4;3'd5:out=i n5;3'd6:out=i n6;3'd7:out=i n7;endcaseenden dmodule(2) 元器件#j irshujuxuanzeinD3. 0 outp. 0L亦3期1 in23. oi+ 咖,.0兩3. 0'inSp.-Oin6|3 Oj li護(hù) 0J3&l2. D；i instS功能實(shí)現(xiàn)7譯碼電路本模塊將數(shù)據(jù)選擇器的4位輸出信號(hào)譯碼為7位信號(hào)作為數(shù)碼管的顯示(

19、1)源程序module lryimaqi(decode_out,decode_i n);output6:0 decode_out;in put3:0 decode_i n;reg6:0 decode_out;always (decode_i n)beg incase(decode_i n)4'h0:decode_out=7'b1111110;4'h1:decode_out=7'b0110000;4'h2:decode_out=7'b1101101;4'h3:decode_out=7'b1111001;11十國4砂丈歩鈿ClflNA

20、 UMVfcHSm QF PlsTROUEL M4'h4:decode_out=7'b0110011;4'h5:decode_out=7'b1011011;4'h6:decode_out=7'b1011111;4'h7:decode_out=7'b1110000;4'h8:decode_out=7'b1111111;4'h9:decode_out=7'b1111011;4'ha:decode_out=7'b1001111;4'hb:decode_out=7'b0010101;4'hc:decode_out=7'b0