第8章 MOS場效應器件性能與設計(3)

1、半導體器件原理南京大學二、CMOS 性能參數(shù) 集成度、開關速度和功率消耗是VLSI的主要參數(shù)，該章內容關注影響開關速度的若干因數(shù)。2.1 基本CMOS電路元件半導體器件原理南京大學1。CMOS 反相器在任何一個狀態(tài), 僅有一個晶體管導通, 沒有靜態(tài)電流與功率消耗.半導體器件原理南京大學（1）CMOS反相器的傳輸特性半導體器件原理南京大學Vout-Vin 曲線的高到低轉變區(qū)的陡峭度反映了數(shù)字電路 的性能. 高低轉變點發(fā)生在中點: Vin=Vdd/2IP=IN Wp/Wn=In/Ip對短溝道器件, In/Ip要小一些(速度飽和效應)A-C, nMOSFET工作在飽和區(qū), pMOSFET工作在線性區(qū)

2、B-D, pMOSFET工作在飽和區(qū), nMOSFET工作在線性區(qū)半導體器件原理南京大學psatpddPsatddpnsatnddNsatddnddinNoutoutddinNddoutoutIWCVICVIWCVICVVVIdtdVCdtdVCCVVIdtVVdCdtVdC2222)()()()() 0(（2） CMOS反相器的開關特性 開及關的延遲相等半導體器件原理南京大學半導體器件原理南京大學（3）開關能量與功率消耗(每一循環(huán)消耗CV2dd的能量) P=CV2ddfnMOSFET: pMOSFET: 2222222/ 12/ 12/ 12/ 1ddddddddddddddddddddVC

3、VCVCQVVCQVCVCVCQVVCQ（4）準靜態(tài)的假設: 器件的響應時間,或電荷重新分布的時間小于電壓變化時間(寄生電容決定)-電流隨電壓瞬速變化, 開關時間僅由寄生電容決定。 由載流子溝道穿越時間:L2/effVdd或 L/vsat決定半導體器件原理南京大學2。CMOS 與門和或門電路(邏輯計算) 在與電路中,nMOSFET串聯(lián)在輸出端與地之間, pMOSFET并聯(lián)在電源與輸出端之間.(所有輸入端處于高電平時,輸出為低.) 更多地采用于CMOS技術中.半導體器件原理南京大學在或電路中,nMOSFET并聯(lián)在輸出端與地之間, pMOSFET串聯(lián)在電源與輸出端之間.(所有輸入端處于低電平時,輸

4、出為高.)半導體器件原理南京大學雙輸入CMOS與門電路晶體管N1的工作由Vx決定, 開啟狀態(tài):Vin1-Vx 和反向襯底偏壓引起的閾值電壓的增加.半導體器件原理南京大學2.2 寄生單元(電阻與電容)1。源漏電阻:半導體器件原理南京大學積累層電阻與擴展電阻積累層電阻依賴于柵壓,被認為是Leff的一部分.擴展電阻:陡峭的源漏結, 注入點接近于溝道的金屬結端點, 以上二電阻均很小.漸變的源漏結, 注入點離開金屬結, 二電阻較大.)75. 0ln(2cjjspxxWR半導體器件原理南京大學薄層電阻: 接觸電阻:短接觸長接觸)*4exp()coth(dsiBccsdcocccocsdccsdcosdsh

5、NmqhWRorWlRlWRWSR 自對準硅化物工藝中的電阻(薄層電阻和接觸電阻均大大減小)半導體器件原理南京大學半導體器件原理南京大學2。寄生電容(結電容與交迭電容)jJjbiasidjsijWdCCVqNWC)( 2結電容半導體器件原理南京大學交迭電容)7()0()21ln(2)1ln(2oxovoxifofdogovoxjoxifoxgateoxofoxovoxoxovdotlWCCCVCtxWCttWCtWlCWlC半導體器件原理南京大學3。柵電阻: 0.25um以下器件中柵RC延遲不能忽略42WCtLLCCLRoxggoxoxoxg對大電流器件, 多指形的柵版圖設計與源漏區(qū)的交叉分布

6、.半導體器件原理南京大學4?；ミB電阻與電容（1）互連電容在CMOS反相器或與門中可忽略, 但在VLSI芯片或系統(tǒng)中, 互連電阻與電容將對性能起重要的作用.半導體器件原理南京大學半導體器件原理南京大學當金屬線或間距尺寸與絕緣或線厚度大致相等時,總電容顯示一較寬的最低值.半導體器件原理南京大學（2）互連的等比例縮小所有線性尺寸, 金屬線長度、寬度、厚度、間距和絕緣層厚度均等比例縮小.半導體器件原理南京大學半導體器件原理南京大學（3）互連電阻局域的互連：尺度的縮小不導致RC的問題)5.0()103(2121822pstWLstWLLCRwwwwwwwsiwwwww（4）大尺度互連的RC延遲（不同的等

7、比例縮小規(guī)則）半導體器件原理南京大學半導體器件原理南京大學2.3 CMOS 延遲對器件參數(shù)的依賴開關電阻、輸入電容和輸出電容延遲傳遞和延遲方程1. (1) CMOS反相器鏈的延遲傳遞半導體器件原理南京大學(2) 延遲方程：開關電阻、輸入與輸出電容（有負載）ppddpswpnnddnswnoutinswLinoutswIWVkRIWVkRCCRCCFOCR;)()(int三級輸出：半導體器件原理南京大學(3) CMOS延遲等比例變化：理想情況下將等比例減小。電阻減小兩倍，而電容基本不變（單位電容增加）但實際并非如此，因閾值電壓與關斷電流的矛盾。半導體器件原理南京大學2. 延遲對溝道寬度、長度和柵

8、氧化層厚度的依賴（1）CMOS延遲對pMOSFET/nMOSFET寬度比的依賴半導體器件原理南京大學（2）器件寬度效應與負載電容inLLinoutswbLinoutswLoutswinoutswbLoutswCCKCCCRkCkCCRCkCkRkCCRCCR/)22()2()()()(min增大寬度將減小開關電阻，改善延遲。插入一緩沖區(qū)（寬度k）或驅動器，以提高驅動能力，減小負載延遲。半導體器件原理南京大學（3）延遲對溝道長度的依賴 速度飽和半導體器件原理南京大學反相器的延遲隨溝道長度線性地改善（在設計范圍內）半導體器件原理南京大學（4）延遲對柵氧化層厚度的依賴薄氧化層對延遲影響較小，但可減小

9、溝道長度，提高器件性能。半導體器件原理南京大學半導體器件原理南京大學3. 延遲對電源電壓和閾值電壓的影響)/()(ddonddswVVKVfR半導體器件原理南京大學電源電壓與閾值電壓設計平面中的功率與延遲的折衷mkTqVddoffddoffddacteIWVIWVPfCVP/02;半導體器件原理南京大學4. 延遲對寄生電阻和電容的依賴（1）延遲對寄生電阻的依賴半導體器件原理南京大學2）延遲對交迭電容的依賴半導體器件原理南京大學（3）米勒效應：電容兩邊的充電電壓隨時間而改變所引起dtdVCCCidtdVCdtdVCdtdVCdtdVCidtVVdCdtVVdCdtVVdCi)2()()()(32

10、132221332211半導體器件原理南京大學（4）延遲對結電容的依賴半導體器件原理南京大學5. 兩路與門的延遲與體效應（1）兩路與門的高和低開關高開關：N1和P1由input1的邏輯傳輸驅動，而input2保持Vdd，這樣N2處于開態(tài)而P2處于關態(tài)半導體器件原理南京大學低開關： N2和P2由input2的邏輯傳輸驅動，而input1保持Vdd，這樣N1處于開態(tài)而P1處于關態(tài)半導體器件原理南京大學半導體器件原理南京大學輸入電容與反相器相同， 但輸出電容較大；同時開關電阻也較大，使延遲增大。半導體器件原理南京大學（2）延遲對體效應的依賴漏區(qū)體效應系數(shù)的增大將導致器件飽和電流的減小體效應和電流的減

11、小導致閾值電壓的增大（特別當源電勢高于體電勢時，如與門電路中）半導體器件原理南京大學2.4 先進CMOS器件的性能參數(shù) SOI CMOS、0.1 um CMOS中的速度過沖、SiGe MOSFET 和低溫CMOS。SOI CMOS1. SOI 襯底由氧離子注入（SIMOX）和鍵合技術，材料技術與現(xiàn)有CMOS兼容性的進步，使之特別適合于VLSI的應用。半導體器件原理南京大學特性：很小的結電容，源漏的結電容幾乎被消除無體效應，如雙端與門中，N1的閾值電壓不會由于體效應而下降，因為它們的體電勢會隨源而變化(Vx )。免除軟偏差，結端積累的少數(shù)載流子（硅中高能輻射產生）會擾亂邏輯存儲態(tài)，而埋藏的氧化層

12、將大幅度減少受離化輻射的體積。（1）部分耗盡和全部耗盡SOI MOSFETS部分耗盡：硅層厚度大于最大柵耗盡層厚度全部耗盡：硅層厚度小于最大柵耗盡層厚度半導體器件原理南京大學長溝道器件FD SOI MOSFETS的亞閾值斜率接近理想值(體效應系數(shù)接近1，Wdm很大)低閾值電壓和工作電壓。短溝道器件中，埋層氧化層象一寬的柵耗盡區(qū)，使源漏電場極易穿過而導致差的短溝道效應。在PD SOI MOSFETS中，中性區(qū)的存在導致浮置的體效應，在一特定情況下會提高電路速度，但漏電流的過沖則總是存在的。中性區(qū)的電位依賴于開關頻度。（2） SOI CMOS性能參數(shù)（強烈依賴于負載）)(LinoutSWCCFOCR半導體器件原理南京大學半導體器件原理南京大學2. SiGe 或應變硅MOSFET SiGe 或應變硅中載流子的遷移率較體硅中有一增加空穴遷移率在張應力或壓應力下均增加（簡并度的解除和傳導質量的減?。╇娮舆w移率在張應力下增加（傳導質量的減小導致較低的兩個能