用于低功耗SoC設(shè)計(jì)的自適應(yīng)電壓調(diào)節(jié)技術(shù)

1、用于低功耗soc設(shè)計(jì)的自適應(yīng)電壓調(diào)節(jié)技術(shù)消費(fèi)者對(duì)便攜設(shè)備新功能的要求永無(wú)止境，并且希翼仍能保持電池充電后的工作時(shí)光。于是，系統(tǒng)設(shè)計(jì)與 設(shè)計(jì)小組瀕臨在增強(qiáng)功能的同時(shí)保證電池的用法時(shí)光的挑戰(zhàn)。要達(dá)到這一點(diǎn)，就需要用法新的節(jié)能技術(shù)，如調(diào)整(voltage scaling)。soc 設(shè)計(jì)中降低功耗可以用兩種方式來(lái)實(shí)現(xiàn)，一種是開環(huán)電壓調(diào)整（動(dòng)態(tài)），另一種則是閉環(huán)（自適應(yīng)）電壓控制辦法。頻率調(diào)整與電壓調(diào)整計(jì)算系統(tǒng)在實(shí)際期限中執(zhí)行任務(wù)。當(dāng)系統(tǒng)為高負(fù)載時(shí)，系統(tǒng)要在最大頻率下工作。而當(dāng)系統(tǒng)負(fù)載低時(shí)，則允許系統(tǒng)在較低頻率下工作。這種頻率調(diào)整是一種降低運(yùn)行功耗的有效方式。電壓調(diào)整與頻率調(diào)整互相結(jié)合，能夠極大地降低功

2、耗，提高能量效率。動(dòng)態(tài)電壓調(diào)整（dvs）是在一個(gè)開環(huán)電壓控制系統(tǒng)中用多組頻率、電壓對(duì)來(lái)實(shí)現(xiàn)。自適應(yīng)電壓調(diào)整（avs）用一個(gè)閉環(huán)電壓控制系統(tǒng)來(lái)實(shí)現(xiàn)，它無(wú)需配對(duì)的頻率、電壓，能提供更優(yōu)的節(jié)能效果。數(shù)字系統(tǒng)中的功耗cmos 數(shù)字系統(tǒng)的功率是開關(guān)功率（動(dòng)態(tài)）與泄漏功率的總和。p = pswitch + pleakage c x v2af + ileakage其中 c 表示數(shù)字系統(tǒng)中的開關(guān)，v 為供電電壓，f 則為開關(guān)時(shí)鐘頻率，a 是開關(guān)活動(dòng)因數(shù)，而 ileakage 則為漏。開環(huán)動(dòng)態(tài)電壓調(diào)整（dvs）圖 1 顯示的是一個(gè) dvs 系統(tǒng)。當(dāng)允許工作在低于最高頻率時(shí)，頻率隨電壓的下降而降低。在 dvs 系

3、統(tǒng)中，每種工作頻率的供電電壓值都是全部芯片工藝和溫度變幻所需的最差值。當(dāng)系統(tǒng)在降低的頻率工作時(shí)，功耗也顯著下降，由于功率方程中的 f 和 v2 兩項(xiàng)均減小。當(dāng)系統(tǒng)工作在最高頻率時(shí)，dvs 辦法對(duì)恒定電壓沒(méi)有節(jié)能效果。圖 1 開環(huán) dvs 框圖frequency voltage pairs：頻率-電壓對(duì)frequency (1) vdd(1)：頻率(1)vdd(1)frequency (2) vdd(2)：頻率(2)vdd(2)frequency (3) vdd(3)：頻率(3)vdd(3)system processor：系統(tǒng)處理器vdd_ok timer：vdd_ok 定時(shí)器clock ma

4、nagement unit：時(shí)鐘管理單元companion power supply(regulator)：協(xié)作的電源（穩(wěn)壓器）閉環(huán)自適應(yīng)電壓調(diào)整（avs）圖 2 是采納 powerwise? 先進(jìn)電源控制器（apc）以及集成硬件性能監(jiān)控器（hpm）與單元（pmu）的一個(gè)閉環(huán) avs 系統(tǒng)。apc 通過(guò)開放標(biāo)準(zhǔn) powerwise 接口(pwi)銜接到 pmu 上。這些組成部分自適應(yīng)地為多種時(shí)鐘頻率、溫度和芯片工藝提供最低供電電壓。閉環(huán) avs 系統(tǒng)用法嵌入在電壓調(diào)整域中的 hpm 來(lái)監(jiān)控芯片芯的時(shí)序性能，并提供可變電壓系統(tǒng)控制環(huán)路的閉環(huán)機(jī)制。因?yàn)?hpm 與其監(jiān)控的計(jì)算系統(tǒng)位于相同的芯片上，

5、因而可以提供芯片工藝補(bǔ)償以及溫度補(bǔ)償。圖 2 閉環(huán) avs 方塊圖system processor：系統(tǒng)處理器advanced power controller：先進(jìn)電源控制器frequency table：頻率表clock management：時(shí)鐘管理hardware performance monitor：硬件性能監(jiān)控器control loop processing：控制環(huán)路處理pwi master：pwi 控制power management unit(regulator)：電源管理單元（穩(wěn)壓器）powerwisetm interface：powerwisetm 接口apc 處理來(lái)自

6、hpm 的信息，打算是否需要調(diào)整電壓。電壓調(diào)整命令通過(guò) pwi 送給 pmu。采納低速時(shí)序的芯片工藝，asic 設(shè)計(jì)可以在最高溫度下工作。典型的工作溫度和典型的芯片性能會(huì)有電壓余量(headroom)。avs 系統(tǒng)會(huì)檢測(cè)這一余量，并調(diào)節(jié)電壓，使得在全部運(yùn)行頻率上都有最低的運(yùn)行功率。降低 soc 的功耗圖 3 中的測(cè)試芯片是在標(biāo)準(zhǔn)的 0.18 微米 cmos 工藝上實(shí)施的。處理器(7 tdmi-s)與外圍規(guī)律均由自適應(yīng)的電壓供電，電壓變動(dòng)范圍是 1.8v 至 1.2v。和時(shí)鐘發(fā)生規(guī)律電路的電壓是固定的，為 1.8v。圖 3 0.18 微米測(cè)試芯片的裸片布局hpm 與一個(gè)分立的電壓調(diào)整系統(tǒng)通信，該

7、系統(tǒng)模擬一個(gè)徹低集成的 apc、pwi 和 pmu 閉環(huán)系統(tǒng)。圖 4 顯示測(cè)試芯片電壓調(diào)整域的功率比較圖。對(duì)于這塊典型的性能測(cè)試芯片，在固定 1.8v 供電電壓時(shí)，帶 avs 測(cè)出的節(jié)能百分比為：80mhz 時(shí) 45%，48mhz 時(shí) 63%，6mhz 時(shí) 81%。圖 4 功率測(cè)量：固定電壓和用法 avs 時(shí)的 0.18 微米測(cè)試芯片power consumption comparison：功耗比較圖measured, 180nm, typical silicon, room temp：測(cè)量條件：0.18 微米典型芯片，室溫power(normalized)：功率（標(biāo)準(zhǔn)化）frequency(

8、mhz)：頻率（mhz）fixed voltage：固定電壓powerwise avs 的優(yōu)點(diǎn)圖 5 同時(shí)顯示了各種功耗的模擬圖，包括固定電壓、開環(huán) dvs 和閉環(huán) avs 供電系統(tǒng)。模擬圖用法了一個(gè) 10% 的調(diào)整辦法，為96mhz 、低速模型以及 120 度連結(jié)溫度等設(shè)計(jì)工作條件提供固定而且是 dvs 的電壓。這些條件代表了一個(gè) asic 設(shè)計(jì)中頻繁的時(shí)序分析條件。圖 5 模擬的功率圖：采納 avs、2 級(jí) dvs 和固定供電電壓的 0.13 微米設(shè)計(jì)power consumption conparison：功耗比較圖simulated, 130nm, typical silicon, r

9、oom temp：模擬條件：0.13 微米典型芯片，室溫power(normalized)：功耗（標(biāo)準(zhǔn)化）frequency(mhz)：頻率（mhz）fixed voltage：固定電壓dvs(2-step)：dvs（2-級(jí)）dvs 的數(shù)據(jù)表示了一種兩級(jí)式供電系統(tǒng)。在 70 mhz 以上頻率時(shí)，采納 1.2v 供電，而在低于 70mhz 頻率時(shí)，則提供 0.9v 電壓。avs 的供電電壓等于模擬設(shè)計(jì)中發(fā)生一個(gè)時(shí)序錯(cuò)誤時(shí)的電壓與考慮 hpm 精確性的適當(dāng)電壓裕度之和。當(dāng)系統(tǒng)在可調(diào)整頻率下工作時(shí)，dvs 和 avs 共同達(dá)成降低固定電壓系統(tǒng)功耗的目標(biāo)。avs 在全部工作頻率時(shí)都能提供降低功耗的額外益處。達(dá)到設(shè)計(jì)目標(biāo)頻率的節(jié)能是采納低速芯片時(shí)最大頻率與最大連結(jié)溫度條件下閉環(huán)時(shí)序的設(shè)計(jì)需要。結(jié)論功耗和能效都是系統(tǒng)設(shè)計(jì)的重要考慮因素。在系統(tǒng)設(shè)計(jì)中用法 dvs 或 avs 可以使固定電壓系統(tǒng)獲得顯著