用于低功耗SoC設計的自適應電壓調節(jié)技術

1、用于低功耗soc設計的自適應電壓調節(jié)技術消費者對便攜設備新功能的要求永無止境，并且希翼仍能保持電池充電后的工作時光。于是，系統設計與 設計小組瀕臨在增強功能的同時保證電池的用法時光的挑戰(zhàn)。要達到這一點，就需要用法新的節(jié)能技術，如調整(voltage scaling)。soc 設計中降低功耗可以用兩種方式來實現，一種是開環(huán)電壓調整（動態(tài)），另一種則是閉環(huán)（自適應）電壓控制辦法。頻率調整與電壓調整計算系統在實際期限中執(zhí)行任務。當系統為高負載時，系統要在最大頻率下工作。而當系統負載低時，則允許系統在較低頻率下工作。這種頻率調整是一種降低運行功耗的有效方式。電壓調整與頻率調整互相結合，能夠極大地降低功

2、耗，提高能量效率。動態(tài)電壓調整（dvs）是在一個開環(huán)電壓控制系統中用多組頻率、電壓對來實現。自適應電壓調整（avs）用一個閉環(huán)電壓控制系統來實現，它無需配對的頻率、電壓，能提供更優(yōu)的節(jié)能效果。數字系統中的功耗cmos 數字系統的功率是開關功率（動態(tài)）與泄漏功率的總和。p = pswitch + pleakage c x v2af + ileakage其中 c 表示數字系統中的開關，v 為供電電壓，f 則為開關時鐘頻率，a 是開關活動因數，而 ileakage 則為漏。開環(huán)動態(tài)電壓調整（dvs）圖 1 顯示的是一個 dvs 系統。當允許工作在低于最高頻率時，頻率隨電壓的下降而降低。在 dvs 系

3、統中，每種工作頻率的供電電壓值都是全部芯片工藝和溫度變幻所需的最差值。當系統在降低的頻率工作時，功耗也顯著下降，由于功率方程中的 f 和 v2 兩項均減小。當系統工作在最高頻率時，dvs 辦法對恒定電壓沒有節(jié)能效果。圖 1 開環(huán) dvs 框圖frequency voltage pairs：頻率-電壓對frequency (1) vdd(1)：頻率(1)vdd(1)frequency (2) vdd(2)：頻率(2)vdd(2)frequency (3) vdd(3)：頻率(3)vdd(3)system processor：系統處理器vdd_ok timer：vdd_ok 定時器clock ma

4、nagement unit：時鐘管理單元companion power supply(regulator)：協作的電源（穩(wěn)壓器）閉環(huán)自適應電壓調整（avs）圖 2 是采納 powerwise? 先進電源控制器（apc）以及集成硬件性能監(jiān)控器（hpm）與單元（pmu）的一個閉環(huán) avs 系統。apc 通過開放標準 powerwise 接口(pwi)銜接到 pmu 上。這些組成部分自適應地為多種時鐘頻率、溫度和芯片工藝提供最低供電電壓。閉環(huán) avs 系統用法嵌入在電壓調整域中的 hpm 來監(jiān)控芯片芯的時序性能，并提供可變電壓系統控制環(huán)路的閉環(huán)機制。因為 hpm 與其監(jiān)控的計算系統位于相同的芯片上，

5、因而可以提供芯片工藝補償以及溫度補償。圖 2 閉環(huán) avs 方塊圖system processor：系統處理器advanced power controller：先進電源控制器frequency table：頻率表clock management：時鐘管理hardware performance monitor：硬件性能監(jiān)控器control loop processing：控制環(huán)路處理pwi master：pwi 控制power management unit(regulator)：電源管理單元（穩(wěn)壓器）powerwisetm interface：powerwisetm 接口apc 處理來自

6、hpm 的信息，打算是否需要調整電壓。電壓調整命令通過 pwi 送給 pmu。采納低速時序的芯片工藝，asic 設計可以在最高溫度下工作。典型的工作溫度和典型的芯片性能會有電壓余量(headroom)。avs 系統會檢測這一余量，并調節(jié)電壓，使得在全部運行頻率上都有最低的運行功率。降低 soc 的功耗圖 3 中的測試芯片是在標準的 0.18 微米 cmos 工藝上實施的。處理器(7 tdmi-s)與外圍規(guī)律均由自適應的電壓供電，電壓變動范圍是 1.8v 至 1.2v。和時鐘發(fā)生規(guī)律電路的電壓是固定的，為 1.8v。圖 3 0.18 微米測試芯片的裸片布局hpm 與一個分立的電壓調整系統通信，該

7、系統模擬一個徹低集成的 apc、pwi 和 pmu 閉環(huán)系統。圖 4 顯示測試芯片電壓調整域的功率比較圖。對于這塊典型的性能測試芯片，在固定 1.8v 供電電壓時，帶 avs 測出的節(jié)能百分比為：80mhz 時 45%，48mhz 時 63%，6mhz 時 81%。圖 4 功率測量：固定電壓和用法 avs 時的 0.18 微米測試芯片power consumption comparison：功耗比較圖measured, 180nm, typical silicon, room temp：測量條件：0.18 微米典型芯片，室溫power(normalized)：功率（標準化）frequency(

8、mhz)：頻率（mhz）fixed voltage：固定電壓powerwise avs 的優(yōu)點圖 5 同時顯示了各種功耗的模擬圖，包括固定電壓、開環(huán) dvs 和閉環(huán) avs 供電系統。模擬圖用法了一個 10% 的調整辦法，為96mhz 、低速模型以及 120 度連結溫度等設計工作條件提供固定而且是 dvs 的電壓。這些條件代表了一個 asic 設計中頻繁的時序分析條件。圖 5 模擬的功率圖：采納 avs、2 級 dvs 和固定供電電壓的 0.13 微米設計power consumption conparison：功耗比較圖simulated, 130nm, typical silicon, r

9、oom temp：模擬條件：0.13 微米典型芯片，室溫power(normalized)：功耗（標準化）frequency(mhz)：頻率（mhz）fixed voltage：固定電壓dvs(2-step)：dvs（2-級）dvs 的數據表示了一種兩級式供電系統。在 70 mhz 以上頻率時，采納 1.2v 供電，而在低于 70mhz 頻率時，則提供 0.9v 電壓。avs 的供電電壓等于模擬設計中發(fā)生一個時序錯誤時的電壓與考慮 hpm 精確性的適當電壓裕度之和。當系統在可調整頻率下工作時，dvs 和 avs 共同達成降低固定電壓系統功耗的目標。avs 在全部工作頻率時都能提供降低功耗的額外益處。達到設計目標頻率的節(jié)能是采納低速芯片時最大頻率與最大連結溫度條件下閉環(huán)時序的設計需要。結論功耗和能效都是系統設計的重要考慮因素。在系統設計中用法 dvs 或 avs 可以使固定電壓系統獲得顯著