試驗(yàn)3觸發(fā)器及其應(yīng)用2

1、實(shí)驗(yàn)3觸發(fā)器及其應(yīng)用數(shù)計(jì)計(jì)科二班丁琴（41） 林晶（39）2011.11.26、實(shí)驗(yàn)?zāi)康?、掌握基本RS、JK、D和T觸發(fā)器的邏輯功能2、掌握集成觸發(fā)器的邏輯功能及使用方法3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法 二、實(shí)驗(yàn)原理觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1 ”和“ 0”，在一定的外界信號作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器 件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。1、基本RS觸發(fā)器圖5-8 1為由兩個(gè)與非門交叉耦合構(gòu)成的基本RS觸發(fā)器，它是無時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S觸發(fā)器具有置“ 0”、置“ 1”和“保持”三種功能。通常稱

2、S為置“ 1”端，因?yàn)镾=0（ R = 1）時(shí)觸發(fā)器被置“ 1”； R為置“ 0”端，因?yàn)镽 = 0（ S = 1）時(shí)觸發(fā)器被置“ 0 ”，當(dāng)S = R = 1時(shí)狀態(tài)保持；S = R = 0時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此 種情況發(fā)生，表5 8 1為基本RS觸發(fā)器的功能表?；綬S觸發(fā)器。也可以用兩個(gè)“或非門”組成，此時(shí)為高電平觸發(fā)有效。表 5 8 1圖58 1基本RS觸發(fā)器2、JK觸發(fā)器在輸入信號為雙端的情況下， JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸 發(fā)器。本實(shí)驗(yàn)采用 74LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯 符號如圖5 8 2所示。JK觸發(fā)器的狀態(tài)方

3、程為QT1 = JQn+ KQJ和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系。Q與Q為兩個(gè)互補(bǔ)輸出端。 通常把Q= 0、Q= 1的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q = 1, Q= 0定為“ 1”狀態(tài)。1對胡“I1山。|So J CP K RdVcc 】祜 SRd 2CP 7K aj 2Sb 處QJ74LS1 J.2KP IK 1J Ifip )Q Q GXP2I 3| 4| 5| 6| 7| 8|圖5 8-2 74LS112雙JK觸發(fā)器引腳排列及邏輯符號下降沿觸發(fā)JK觸發(fā)器的功能如表 5 8 2表 5 8 2輸入輸出SdRdCPJKQn+1Qn+

4、101XXX1010XXX0100XXX0011J00QnQn11J101011J010111J11QnQn11XXQnQn注：X 任意態(tài)J高到低電平跳變f 低到高電平跳變Qn ( Qn )現(xiàn)態(tài)Qn+1( Qn+1)次態(tài) 0不定態(tài)JK觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。3、D觸發(fā)器在輸入信號為單端的情況下，D觸發(fā)器用起來最為方便，其狀態(tài)方程為Qn+1= Dn,其輸出狀態(tài)的更新發(fā)生在CP脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來前D端的狀態(tài)，D觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號可供各種用途的需要而選用。如雙D

5、74LS74、四 D 74LS175、六 D 74LS174 等。圖5 8-3為雙D 74LS74的引腳排列及邏輯符號。功能如表Vcc2祜2D 2CP2U)74LS74IR?ID1CP ISp1014GND2|31 41白15 8 3。圖5 8 374LS74引腳排列及邏輯符號輸入輸出SdRdCPDQn+1Qn + 101XX1010XX0100XX00111101100111JXQnQn表 5 8 3輸入輸出SdRdCPTQn+101XX110XX011J0Qn11J1Qn表 5 8 44、觸發(fā)器之間的相互轉(zhuǎn)換在集成觸發(fā)器的產(chǎn)品中， 每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉(zhuǎn)換的方法獲

6、得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的J、k兩端連在一起，并認(rèn)它為 T端,就得到所需的T觸發(fā)器。如圖5 8 4(a)所示，其狀態(tài)方程為：Qn+1 = TQn + TQnCP(a) T觸發(fā)器*ci1(b) T'觸發(fā)器圖5 8 4 JK觸發(fā)器轉(zhuǎn)換為T、T'觸發(fā)器T觸發(fā)器的功能如表 58 4。由功能表可見，當(dāng) T = 0時(shí)，時(shí)鐘脈沖作用后，其狀態(tài)保持不變；當(dāng)T = 1時(shí)，時(shí)鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。所以，若將T觸發(fā)器的T端置“ 1 ”，如圖5 8 4(b)所示,即得T'觸發(fā)器。在T'觸發(fā)器的CP端每來一個(gè)CP脈沖信號，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故 稱之為反轉(zhuǎn)觸發(fā)

7、器，廣泛用于計(jì)數(shù)電路中。同樣，若將D觸發(fā)器 Q端與D端相連，便轉(zhuǎn)換成 T'觸發(fā)器。如圖5 8 5所示。JK觸發(fā)器也可轉(zhuǎn)換為 D觸發(fā)器，如圖5 8 6。CPCP圖5-8- 5 D轉(zhuǎn)成T'5、CMOS觸發(fā)器(1) CMOS邊沿型D觸發(fā)器圖5-8-6 JK轉(zhuǎn)成DCC4013是由CMOS傳輸門構(gòu)成的邊沿型 D觸發(fā)器。它是上升沿觸發(fā)的雙D觸發(fā)器，表5-8- 5為其功能表，圖5- 8- 7為引腳排列。輸入輸出SRCPDQn+110XX101XX011XX00011000000JXQn表 5-8 5(2) CMOS邊沿型JK觸發(fā)器14 | 13112|11| IO|夕丨s I3$ CP? R

8、?D?Rs)CC4O13UiCPi K L DiVssT2I3|"15|圖5 8 -7 雙上升沿D觸發(fā)器CC4027是由CMOS傳輸門構(gòu)成的邊沿型JK觸發(fā)器，它是上升沿觸發(fā)的雙JK觸發(fā)器，表5 8 6為其功能表，圖5-8-8為引腳排列。輸入輸出SRCPJKQn+110XXX101XXX011XXX000f00Qn00f10100f01000f11Qn00JXXQn表 5- 8-61方丨1耳| 14I 13丨12丨111 Lol勺IVnn Qa Sa CPa R2 Ka J3 SiCC4027B 5 - 8- 8雙上升沿J K觸發(fā)器Qi CPi R Ki Jj Sx Vss i| 2

9、a|45| 列 了| 軒ICMOS觸發(fā)器的直接置位、復(fù)位輸入端 S和R是高電平有效，當(dāng)S= 1 (或R= 1)時(shí)， 觸發(fā)器將不受其它輸入端所處狀態(tài)的影響，使觸發(fā)器直接接置1 (或置0)。但直接置位、復(fù)位輸入端S和R必須遵守RS= 0的約束條件。CMOS觸發(fā)器在按邏輯功能工作時(shí)，S和R必須均置0。2、雙蹤示波器4、單次脈沖源6、邏輯電平顯示器三、實(shí)驗(yàn)設(shè)備與器件1、+ 5V直流電源3、連續(xù)脈沖源5、邏輯電平開關(guān)7、CC4027CC401174LS74四、實(shí)驗(yàn)內(nèi)容1、測試基本RS觸發(fā)器的邏輯功能按圖5 8- 1，用兩個(gè)與非門組成基本 RS觸發(fā)器，輸入端 R、S接邏輯開關(guān)的輸出插 口，輸出端 Q、Q接

10、邏輯電平顯示輸入插口，按表5 8 7要求測試，記錄之。表 5 8 7rSQQ11 t 00 t 11 010 1002、測試雙JK觸發(fā)器 74LS112邏輯功能測試Rd、Sd的復(fù)位、置位功能任取一只JK觸發(fā)器，Rd、Sd、J、K端接邏輯開關(guān)輸出插口， CP端接單次脈沖源，Q、 Q端接至邏輯電平顯示輸入插口。要求改變 Rd , Sd ( J、K、CP處于任意狀態(tài))，并在Rd =0 ( Sd = 1)或Sd= 0 ( Rd = 1)作用期間任意改變 J、K及CP的狀態(tài)，觀察 Q、Q狀態(tài)。 自擬表格并記錄之。(2) 測試JK觸發(fā)器的邏輯功能按表5 8 8的要求改變J、K、CP端狀態(tài)，觀察 Q、Q狀態(tài)

11、變化，觀察觸發(fā)器狀態(tài)更 新是否發(fā)生在 CP脈沖的下降沿(即 CP由10),記錄之。(3) 將JK觸發(fā)器的J、K端連在一起，構(gòu)成 T觸發(fā)器。在CP端輸入1HZ連續(xù)脈沖，觀察 Q端的變化。在CP端輸入1KHZ連續(xù)脈沖，用雙蹤示波器觀察 CP、Q、Q端波形，注意相位關(guān)系， 描繪之。表 5 8 8JKCPQn+1Qn= 0Qn= 1000t 11t 0010t 11t 0100t 11t 0110t 11t 03、測試雙D觸發(fā)器74LS74的邏輯功能(1) 測試Rd、Sd的復(fù)位、置位功能測試方法同實(shí)驗(yàn)內(nèi)容 2、1)，自擬表格記錄。(2) 測試D觸發(fā)器的邏輯功能按表5- 8-9要求進(jìn)行測試，并觀察觸發(fā)器

12、狀態(tài)更新是否發(fā)生在CP脈沖的上升沿(即由0宀1),記錄之。表 5 8 9DCPQn+1Qn= 0Qn= 100 t 11 t 010 t 11 t 0(3) 將D觸發(fā)器的Q端與D端相連接，構(gòu)成T'觸發(fā)器。測試方法同實(shí)驗(yàn)內(nèi)容 2、3),記錄之。4、雙相時(shí)鐘脈沖電路用JK觸發(fā)器及與非門構(gòu)成的雙相時(shí)鐘脈沖電路如圖5 89所示，此電路是用來將時(shí)鐘脈沖CP轉(zhuǎn)換成兩相時(shí)鐘脈沖 CPa及CPb，其頻率相同、相位不同。分析電路工作原理， 并按圖5 8 9接線，用雙蹤示波器同時(shí)觀察 CP、CPa ； CP、CPb 及CPa、CPb波形，并描繪之。CP1加CPaCPk圖5 89 雙相時(shí)鐘脈沖電路五、實(shí)驗(yàn)結(jié)

13、論實(shí)驗(yàn)一：測試基本 RS觸發(fā)器的邏輯功能，用74LS00兩個(gè)與非門芯片按圖 5 8 7連接，組成基本RS觸發(fā)器，輸入端Rd、Sd接邏輯開關(guān)的輸出插口，輸出端 Q、Q接邏輯電平顯示輸入插口，按圖 5 87進(jìn)行測試，記錄的結(jié)果如下:輸入輸出SRQn+1盯0110100111QnQn00空空RSQQ11T 0100 T1101 01010 1010011表 5-8-7由兩表進(jìn)行對比其結(jié)果一樣，故測試其功能正常。且由此可知該觸發(fā)器具有寫1、寫0、保持功能。實(shí)驗(yàn)2：( 1)(2)的實(shí)驗(yàn)結(jié)果如下：輸入輸出SRCPJKQn+110XXX101XXX011XXX00000Qn001010001000f11Qn

14、00JXXQn由表可知S與R的權(quán)位最高，當(dāng) S與R工作時(shí)無論J K CP怎樣變化，輸出結(jié)果只與 S 與R有關(guān)，而當(dāng)SR關(guān)閉作用時(shí)，輸出隨著 J KCP變化而變化。并且由此可知該觸發(fā)器具有寫1、寫0、保持、翻轉(zhuǎn)功能。實(shí)驗(yàn)2 ( 3):將觸發(fā)器的JK端連在一起，構(gòu)成 T觸發(fā)器，其測試的結(jié)果如下:TQnQn+1000011101110由表可知該觸發(fā)器具有保持與翻轉(zhuǎn)功能。實(shí)驗(yàn)3:測試雙D觸發(fā)器74LS74的邏輯功能，測試的記錄結(jié)果如下:DCPQn+1Qn= 0Qn= 100 t 1001 t 00110 t 1111 t 001由表可知該D觸發(fā)器狀態(tài)更新是發(fā)生在 CP脈沖的上升沿，且該觸發(fā)器具有寫1與寫0 功能。實(shí)驗(yàn)4:雙相時(shí)鐘脈沖電路，該電路如下:由圖可得CPa = CPQ= CPQCPB = cpq= cpqq* jq k qJ=Q' K=Qq*= q，q，+ q，q= q