數(shù)字電子技術(shù)課件9

1、 組合邏輯電路組合邏輯電路主要要求：主要要求： 理解譯碼的概念。理解譯碼的概念。 掌握二進(jìn)制譯碼器掌握二進(jìn)制譯碼器 CT74LS138 的邏輯功能和的邏輯功能和使用方法。使用方法。 4.5譯碼器譯碼器 理解其他常用譯碼器的邏輯功能和理解其他常用譯碼器的邏輯功能和使用方法使用方法。掌握用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路掌握用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路的方法。的方法。 組合邏輯電路組合邏輯電路一、譯碼的概念與類(lèi)型一、譯碼的概念與類(lèi)型 譯碼：譯碼：將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。將表示特定意義信息的二進(jìn)制代碼翻譯出來(lái)。實(shí)現(xiàn)譯碼功能的電路實(shí)現(xiàn)譯碼功能的電路 譯碼器譯碼器 二進(jìn)制譯碼器二進(jìn)制譯碼器

2、 二二 - - 十進(jìn)制譯碼器十進(jìn)制譯碼器 數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器 譯碼器譯碼器( (即即 Decoder) ) 二進(jìn)制二進(jìn)制代碼代碼 與輸入代與輸入代碼碼對(duì)應(yīng)對(duì)應(yīng)的的特定信息特定信息 譯譯碼碼器器 組合邏輯電路組合邏輯電路二、二進(jìn)制譯碼器二、二進(jìn)制譯碼器 將輸入二進(jìn)制代碼譯將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路。成相應(yīng)輸出信號(hào)的電路。 n 位位二進(jìn)制二進(jìn)制代碼代碼 2n 位位譯碼譯碼輸出輸出二進(jìn)制二進(jìn)制譯碼器譯碼器 譯碼輸出譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入譯碼輸出高電平有效譯碼輸出高電平有效譯碼輸出譯碼輸出011111101

3、101110110111000Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入0000譯碼輸出低電平有效譯碼輸出低電平有效 組合邏輯電路組合邏輯電路 ( (一一) ) 二進(jìn)制二進(jìn)制譯譯碼器碼器舉例舉例Y1Y2Y3Y4Y5Y6Y7A0A1A23 位二進(jìn)制位二進(jìn)制譯碼器譯碼器Y0 8 個(gè)譯碼信號(hào)個(gè)譯碼信號(hào)輸出端輸出端輸入輸入 3 位位二進(jìn)制碼二進(jìn)制碼(一一) 二進(jìn)制譯碼器舉例二進(jìn)制譯碼器舉例3線線-8線譯碼器線譯碼器 組合邏輯電路組合邏輯電路 ( (一一) ) 二進(jìn)制二進(jìn)制譯譯碼器碼器舉例舉例Y1Y2Y3Y4Y5Y6Y7A0A1A23 位二進(jìn)制位二進(jìn)制譯碼器譯碼器Y0輸出邏輯函數(shù)表達(dá)式輸出邏輯函數(shù)表達(dá)式Y(jié)

4、0=A2A1A0 = m0Y1=A2A1A0 = m1Y2=A2A1A0 = m2Y3=A2A1A0 = m3Y4=A2A1A0 = m4Y5=A2A1A0 = m5Y6=A2A1A0 = m6Y7=A2A1A0 = m7 組合邏輯電路組合邏輯電路 ( (一一) ) 二進(jìn)制二進(jìn)制譯譯碼器碼器舉例舉例1 11 11 10 00 00 00 00 01 10 00 00 01 11 10 00 00 00 00 00 01 10 01 10 01 10 00 00 00 00 00 00 01 10 00 01 11 10 00 00 00 00 00 00 01 11 10 00 01 10 0

5、0 00 00 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 00 01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 0Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸輸 出出輸輸 入入輸出邏輯函數(shù)表達(dá)式輸出邏輯函數(shù)表達(dá)式Y(jié)0=A2A1A0 = m0Y1=A2A1A0 = m1Y2=A2A1A0 = m2Y3=A2A1A0 = m3Y4=A2A1A0 = m4Y5=A2A1A0 = m5Y6=A2A1A0 = m6Y7=A2A1A0 = m7譯碼輸出信號(hào)高電平有效譯碼輸出信號(hào)高電平有效二進(jìn)

6、制譯碼器能譯出輸入變量的全部取值組二進(jìn)制譯碼器能譯出輸入變量的全部取值組合，故又稱(chēng)變量譯碼器，也稱(chēng)全譯碼器。合，故又稱(chēng)變量譯碼器，也稱(chēng)全譯碼器。其輸出其輸出端能提供輸入變量的全部最小項(xiàng)。端能提供輸入變量的全部最小項(xiàng)。 組合邏輯電路組合邏輯電路 ( (一一) ) 二進(jìn)制二進(jìn)制譯譯碼器碼器舉例舉例 由由與非門(mén)與非門(mén)組成的組成的 譯碼輸出低電平有效譯碼輸出低電平有效的的 3位二進(jìn)制譯碼器。位二進(jìn)制譯碼器。 組合邏輯電路組合邏輯電路 ( 二二 ) 3 線線 8 線譯碼器線譯碼器 CT74LS138 簡(jiǎn)介簡(jiǎn)介 ( (二二) ) 3 線線 8 線譯碼器線譯碼器 CT74LS138 簡(jiǎn)介簡(jiǎn)介8 個(gè)個(gè)譯碼輸出

7、端譯碼輸出端低低電平有效。電平有效。使能端使能端 STA 高電平有效，高電平有效， STB、STC 低低電平有效，即當(dāng)電平有效，即當(dāng) STA = 1， STB = STC = 0 時(shí)時(shí)譯碼譯碼，否則禁止譯碼。，否則禁止譯碼。3 位二進(jìn)位二進(jìn)制碼輸入制碼輸入端，從高端，從高位到低位位到低位依次為依次為 A2、A1 和和 A0 。 組合邏輯電路組合邏輯電路01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y

8、7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸出輸入輸入CT74LS138 真值表真值表允許譯碼器工作允許譯碼器工作禁止禁止譯碼譯碼 Y7 Y0 由輸入二進(jìn)制碼由輸入二進(jìn)制碼 A2、A1、A0 的取值決定。的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1

9、=A2A1A0=m1 譯出了譯出了8個(gè)最小個(gè)最小項(xiàng)的反函數(shù)，即項(xiàng)的反函數(shù)，即8個(gè)個(gè)輸出為與非式。輸出為與非式。 組合邏輯電路組合邏輯電路 五、五、 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)用譯碼器實(shí)現(xiàn)組合邏輯函數(shù) （三）（三） 用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)由于由于二進(jìn)制譯碼器輸出端能提供輸入變量的二進(jìn)制譯碼器輸出端能提供輸入變量的全部全部最最小項(xiàng)，而任何組合邏輯函數(shù)都可以變換為最小項(xiàng)之和小項(xiàng)，而任何組合邏輯函數(shù)都可以變換為最小項(xiàng)之和的的標(biāo)準(zhǔn)式，因此標(biāo)準(zhǔn)式，因此用二進(jìn)制譯碼器和門(mén)電路可實(shí)現(xiàn)任何組合用二進(jìn)制譯碼器和門(mén)電路可實(shí)現(xiàn)任何組合邏輯函數(shù)。邏輯函數(shù)。當(dāng)譯碼器輸出低電平有效時(shí)，選用與非門(mén)進(jìn)當(dāng)

10、譯碼器輸出低電平有效時(shí)，選用與非門(mén)進(jìn)行綜合；行綜合；譯碼器輸出高電平有效時(shí)，選用或門(mén)綜合。譯碼器輸出高電平有效時(shí)，選用或門(mén)綜合。 組合邏輯電路組合邏輯電路由于有由于有 A、B、C 三個(gè)變量三個(gè)變量，故選用故選用 3 線線 - - 8 線線譯碼器。譯碼器。 解：解： ( (1) ) 根據(jù)邏輯函數(shù)選擇譯碼器根據(jù)邏輯函數(shù)選擇譯碼器 例例 試用譯碼器和門(mén)電路實(shí)現(xiàn)邏輯函數(shù)試用譯碼器和門(mén)電路實(shí)現(xiàn)邏輯函數(shù)CCABCBAY 選用選用 3 線線 - - 8 線線譯碼器譯碼器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 將函數(shù)式變換為將函數(shù)式變換為標(biāo)準(zhǔn)與標(biāo)準(zhǔn)與 - -

11、 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY ( (3) )根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路 組合邏輯電路組合邏輯電路( (4) )畫(huà)連線圖畫(huà)連線圖CT74LS138 輸出低電平有效輸出低電平有效，iimY ，i = 0 7因此，將因此，將 Y 函數(shù)式變換為函數(shù)式變換為76531mmmmmY 7653YYYYY 1采用采用 5 輸入輸入與非門(mén)與非門(mén)，其輸入取自，其輸入取自 Y1、Y3、Y5、Y6 和和 Y7 。 組合邏輯電路組合邏輯電路 例例 試用譯碼器實(shí)現(xiàn)全加器。試用譯碼器實(shí)現(xiàn)全加器。解：解： ( (1) )

12、分析設(shè)計(jì)要求，列出真值表分析設(shè)計(jì)要求，列出真值表設(shè)被加數(shù)為設(shè)被加數(shù)為 Ai ，加數(shù)為，加數(shù)為 Bi ，低位進(jìn)位數(shù)為，低位進(jìn)位數(shù)為 Ci- -1 。輸出本位和為輸出本位和為 Si ，向高位的進(jìn)位數(shù)為，向高位的進(jìn)位數(shù)為 Ci 。列出全加器的真值表如下：列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi- -1BiAi輸輸 出出輸輸 入入7421mmmmSi 7653mmmmCi ( (3) )選擇譯碼器選擇譯碼器選用選用 3 線線 8 線線譯碼器譯碼器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A0 = Ci-

13、1。( (2) )根據(jù)真值表寫(xiě)函數(shù)式根據(jù)真值表寫(xiě)函數(shù)式 組合邏輯電路組合邏輯電路( (4) )根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路( (5) )畫(huà)連線圖畫(huà)連線圖CT74LS138 輸出低電平有效輸出低電平有效，iimY ，i = 0 7因此，將函數(shù)式變換為因此，將函數(shù)式變換為74217421YYYYmmmmSi 76537653YYYYmmmmCi AiBiCi-1SiCi 組合邏輯電路組合邏輯電路將將 BCD 碼的十組代碼譯成碼的十組代碼譯成 0 9 十個(gè)對(duì)應(yīng)輸出信號(hào)的十個(gè)對(duì)應(yīng)輸出信號(hào)的電路，稱(chēng)為二電路，稱(chēng)為二十進(jìn)制譯碼器，又稱(chēng)十進(jìn)制譯碼器，又稱(chēng)

14、4 線線 10 線線譯碼器。譯碼器。三、二十進(jìn)制譯碼器三、二十進(jìn)制譯碼器 8421BCD 碼輸入端，碼輸入端，從高位到低位依次為從高位到低位依次為 A3、A2、A1 和和 A0 。 10 個(gè)譯碼輸出端，個(gè)譯碼輸出端，低低電平電平 0 有效。有效。4 線線- -10 線譯碼器線譯碼器CT74LS42邏輯示意圖邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3 組合邏輯電路組合邏輯電路111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽偽碼碼0111

15、11111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸輸 出出輸輸 入入十進(jìn)十進(jìn)制數(shù)制數(shù)4 線線- -10 線譯碼器線譯碼器 CT74LS42 真值表真值表00000010001001000111100110101000101100010000000000111111111111111111111111

16、111111111111111111111111111111111111111101111011001111010101偽偽碼碼01 輸出輸出 、 不用，不用，并將并將A3用作使能端用作使能端時(shí)，可用作時(shí)，可用作3 線線-8 線譯碼器。線譯碼器。 8Y9Y 組合邏輯電路組合邏輯電路YA0A1A2數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動(dòng)動(dòng)器器YYYYYYYA3a數(shù)碼顯示器數(shù)碼顯示器bcdefgbcdefgabcdefga四、數(shù)碼顯示譯碼器四、數(shù)碼顯示譯碼器 將輸入的將輸入的 BCD 碼譯成相應(yīng)輸出信號(hào)，碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。以驅(qū)動(dòng)顯示器顯示出相應(yīng)

17、數(shù)字的電路。 ( (一一) ) 數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動(dòng)動(dòng)器器YYYYYYYA3bcdefgabcdefga輸入輸入 BCD 碼碼輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字0001 組合邏輯電路組合邏輯電路( (二二) )數(shù)碼顯示器簡(jiǎn)介數(shù)碼顯示器簡(jiǎn)介數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱(chēng)數(shù)數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱(chēng)數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器碼管。常用的有半導(dǎo)體數(shù)碼顯示器( (LED) )和液晶顯示器和液

18、晶顯示器( (LCD) )等。它們由七段可發(fā)光的字段組合而成。等。它們由七段可發(fā)光的字段組合而成。 1. 七段半導(dǎo)體數(shù)碼顯示器七段半導(dǎo)體數(shù)碼顯示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP發(fā)光字段，由管腳發(fā)光字段，由管腳 a g 電平控制是否發(fā)光。電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式顯示的數(shù)字形式 組合邏輯電路組合邏輯電路主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠 性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。 主要缺點(diǎn)：工作電流大，每

19、字段工作電流約主要缺點(diǎn)：工作電流大，每字段工作電流約 10 mA 。 共陽(yáng)接法共陽(yáng)接法 共陰接法共陰接法 半導(dǎo)體數(shù)碼顯示器內(nèi)部接法半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流電阻串接限流電阻 a g 和和 DP 為低電平為低電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。 a g 和和 DP 為高電平為高電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。共陽(yáng)接法數(shù)碼顯示器需要配共陽(yáng)接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。用輸出低電平有效的譯碼器。 共陰接法數(shù)碼顯示器需要配共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。用輸

20、出高電平有效的譯碼器。RR共陽(yáng)極共陽(yáng)極共陰極共陰極 組合邏輯電路組合邏輯電路即液態(tài)晶體即液態(tài)晶體 2. 液晶液晶顯示器顯示器( (LCD) ) 點(diǎn)亮七段液晶數(shù)碼管的方法與半導(dǎo)體數(shù)碼管類(lèi)似。點(diǎn)亮七段液晶數(shù)碼管的方法與半導(dǎo)體數(shù)碼管類(lèi)似。 主要優(yōu)點(diǎn)：工作電壓低，功耗極小。主要優(yōu)點(diǎn)：工作電壓低，功耗極小。 主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。主要缺點(diǎn)：顯示欠清晰，響應(yīng)速度慢。 液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排液晶顯示原理：無(wú)外加電場(chǎng)作用時(shí)，液晶分子排列整齊，入射的光線絕大部分被反射回來(lái)，液晶呈透列整齊，入射的光線絕大部分被反射回來(lái)，液晶呈透明狀態(tài)，不顯示數(shù)字；當(dāng)在明狀態(tài)，不顯示數(shù)字；當(dāng)在相應(yīng)字

21、段的電極上加電壓相應(yīng)字段的電極上加電壓時(shí)，液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中時(shí)，液晶中的導(dǎo)電正離子作定向運(yùn)動(dòng)，在運(yùn)動(dòng)過(guò)程中不斷撞擊液晶分子，不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液破壞了液晶分子的整齊排列，液晶對(duì)入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相晶對(duì)入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。應(yīng)的數(shù)字。當(dāng)外加電壓斷開(kāi)后，液晶分子又將恢復(fù)到當(dāng)外加電壓斷開(kāi)后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。整齊排列狀態(tài)，字形隨之消失。 組合邏輯電路組合邏輯電路3. 七段顯示譯碼器七段顯示譯碼器4 線線 7 段譯碼器段譯碼器/驅(qū)動(dòng)器驅(qū)動(dòng)器 CC14547的邏輯功能示意圖的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 消隱控制端，消隱控制端，低低電平有效。電平有效。 8421 碼輸入端碼輸入端譯碼驅(qū)動(dòng)輸出端，譯碼驅(qū)動(dòng)輸出端，高高電平有效。電平有效。 組合邏輯電路組合邏輯電路4 線線- -7 段譯碼器段譯碼器/驅(qū)動(dòng)器驅(qū)動(dòng)器CC14547真值表真值表消隱消隱000000001111消隱消隱000000001111消隱消隱000000010111消隱消隱000000000111消隱消隱000000011011消隱消隱0000000010119110011110011811