第4章習(xí)題答案_第1頁
第4章習(xí)題答案_第2頁
第4章習(xí)題答案_第3頁
第4章習(xí)題答案_第4頁
第4章習(xí)題答案_第5頁
已閱讀5頁,還剩4頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、思考題:題4.1.1 按觸發(fā)方式觸發(fā)器可分為 、 和 三類。答:電平觸發(fā)、主從觸發(fā)、邊沿觸發(fā)。題4.1.2 由與非門構(gòu)成的RS鎖存器輸入信號不允許同時為 。答:0題4.1.3 觸發(fā)器有 個穩(wěn)定狀態(tài),它可記錄 位二進(jìn)制碼,存儲8位二進(jìn)制信息需要 個觸發(fā)器。答:2、1、8。題4.1.4 如果由或非門構(gòu)成的RS鎖存器輸入信號同時為1,此時輸出的原端Q和非端為 。然后改變兩輸入信號為0,輸出原端Q和非端為 。答:0、不定(0,1或1,0)題4.2.1 在圖4.2.1(b)中將C1改為C2,當(dāng)C2有效時,1S、1R和C2 。答:無關(guān)。題4.2.2 同步RS觸發(fā)器和RS鎖存器主要區(qū)別是 。答:觸發(fā)信號。題

2、4.2.3 保證同步D觸發(fā)器的輸出穩(wěn)定,要求輸入有效信號的高電平至少需要 。答: 4tpd。題4.2.4 同步觸發(fā)器的缺點(diǎn)是 。 (A)抗干擾能力差 (B)空翻現(xiàn)象 (C)多次翻轉(zhuǎn) (D)約束條件答:A、B、C、D。題4.2.5 同步D觸發(fā)器和同步RS觸發(fā)器相同之處是 ,不同之處是 。 (A)空翻現(xiàn)象,約束條件 (B)同步信號,空翻現(xiàn)象(C)約束條件,空翻現(xiàn)象 (D)時鐘,同步信號答: A題4.3.1 具有約束條件的觸發(fā)器有 。(A)主從RS觸發(fā)器 (B)由主從RS觸發(fā)器組成D觸發(fā)器(C)主從JK觸發(fā)器 (D)由主從JK觸發(fā)器組成D觸發(fā)器答:A題4.3.2 具有一次翻轉(zhuǎn)特性的觸發(fā)器有 。(A)

3、主從RS觸發(fā)器 (B)由主從RS觸發(fā)器組成D觸發(fā)器(C)主從JK觸發(fā)器 (D)由主從JK觸發(fā)器組成D觸發(fā)器答:、D題4.3.3 主從RS觸發(fā)器不能完全克服多次翻轉(zhuǎn)的原因是 。(A)主從RS觸發(fā)器的主觸發(fā)器工作原理和同步RS觸發(fā)器相同(B)主從RS觸發(fā)器的從觸發(fā)器工作原理和同步RS觸發(fā)器相同(C)輸入信號R不穩(wěn)定(D)異步復(fù)位或置位不考慮時鐘的到來就將輸出清零或置1答:A題4.3.4 主從觸發(fā)器的時鐘在高電平時,將輸入信號傳遞到 。在低電平時,將信號傳遞到 。(A) 從觸發(fā)器輸出 (B)主觸發(fā)器輸出 (C)JK觸發(fā)器輸出 (D)D觸發(fā)器輸出答:B、A題4.3.5 主從JK觸發(fā)器在時鐘CP高電平時

4、,輸入信號J、K應(yīng)保持 。在CP變?yōu)榈碗娖綍r,至少保持 可將主觸發(fā)器來的信號傳遞到輸出。(A)1tpd (B)2tpd (C)3tpd (D)4tpd 答:C、D題4.3.6 T觸發(fā)器的激勵信號T= 。(A) (B) (C) (D) 答:A題4.3.7 主從觸發(fā)器輸入信號需要時鐘CP 時傳到輸出,改變輸出狀態(tài)。(A)1個周期的低電平(B)1個周期的高電平(C)高電平時(D)低電平時答:A、B題4.4.1 抗干擾能力最弱的觸發(fā)器是 。(A)主從RS觸發(fā)器 (B)維持阻塞RS觸發(fā)器(C)主從JK觸發(fā)器 (D)由主從JK觸發(fā)器組成D觸發(fā)器答:A題4.4.2 沒有空翻現(xiàn)象的觸發(fā)器有 。(A)主從RS觸

5、發(fā)器 (B)維持阻塞RS觸發(fā)器(C)維持阻塞D觸發(fā)器 (D)傳輸延遲JK邊沿觸發(fā)器答:B、C、D題4.4.3維持阻塞RS觸發(fā)器利用 , 在時鐘CP的邊沿傳遞數(shù)據(jù), 傳輸延遲D觸發(fā)器利用 , 在時鐘CP的邊沿傳遞數(shù)據(jù),。(A)門的延時 (B)維持阻塞線 (C)脈沖的低電平 (D)高電平或低電平答:B、A題4.4.4 分析傳輸延遲JK觸發(fā)器之后, 發(fā)現(xiàn)CP在高電平時, 輸出狀態(tài) 。CP在低電平時,輸出狀態(tài) 。(A) 不變 (B)為0 (C)為1 (D)改變答:A、A題4.4.5在時鐘CP有效的情況下, 觸發(fā)器輸出的新狀態(tài)等于輸入信號的是 觸發(fā)器。(A)D (B)JK (C)RS (D)T 答:D題

6、4.4.6 D觸發(fā)器的輸入信號D在CP的上升沿到來前需要維持 ,CP的上升沿到來后,時鐘CP應(yīng)保持 。(A)1tpd (B)2tpd (C)3tpd (D)4tpd 答:B、C題4.5.1指出下列哪種電路結(jié)構(gòu)的觸發(fā)器可以構(gòu)成移位寄存器,哪些不能構(gòu)成移位寄存器。如果能夠,請?jiān)冢?)內(nèi)畫,否則畫。 (A)RS鎖存器( ) (B)同步RS觸發(fā)器( ) (C)主從JK觸發(fā)器( )(D)維持阻塞觸發(fā)器( ) (E)用CMOS傳輸門組成的邊沿觸發(fā)器( )答:、題4.5.2 對于D觸發(fā)器,如果令,則D觸發(fā)器可以完成 觸發(fā)器的邏輯功能。答:計(jì)數(shù)題4.5.3有4個JK觸發(fā)器的J和K全接高電平,第1個JK觸發(fā)器的

7、時鐘接外加時鐘信號,第1個JK的輸出Q作為第2個JK觸發(fā)器的時鐘,第2個JK的輸出Q端作為第3個JK觸發(fā)器的時鐘,第3個的輸出Q端作為第4個JK觸發(fā)器的時鐘,且每個JK觸發(fā)器時鐘為低電平有效,問電路完成什么功能? 。若每個JK觸發(fā)器時鐘為高電平有效,問電路又完成什么功能? 。 答:加1十六進(jìn)制計(jì)數(shù)、減1十六進(jìn)制計(jì)數(shù)題4.5.4 JK觸發(fā)器在CP脈沖作用下,能完成Qn+1= Qn的輸入信號應(yīng)為 。(A) J=K=0 (B) J=Q ,K= (C) J=,K=Q (D) J=Q,K=0 (E) J=0,K=答:A、B、D、E題4.5.5若D觸發(fā)器的D端連在端上,經(jīng)100個脈沖作用后,其次態(tài)為0,則

8、現(xiàn)態(tài)應(yīng)為 。答:0題4.5.6主從RS觸發(fā)器通過邏輯功能轉(zhuǎn)換為D觸發(fā)器,D觸發(fā)器輸出狀態(tài)改變需要時鐘的觸發(fā)方式為 。 (A)上升邊沿 (B) 高電平 (C) 低電平 (D) 一個脈沖 (E) 下降邊沿答:D習(xí)題與自檢題習(xí)題4.1在題圖4.1(a)所示電路中,設(shè)現(xiàn)態(tài)Q1Q2Q3=000,分析經(jīng)5個脈沖作用后,各觸發(fā)器的輸出狀態(tài)Q1Q2Q3是什么,經(jīng)過幾個脈沖又回到了初始狀態(tài)。CP1DQC1QQ1Q2Q31DQC11DQC1(a)題圖4.1 習(xí)題4.1圖 解:經(jīng)過第1個脈沖的上升沿后,輸出狀態(tài)為100。 經(jīng)過第2個脈沖的上升沿后,輸出狀態(tài)為110。經(jīng)過第3個脈沖的上升沿后,輸出狀態(tài)為111。經(jīng)過第

9、4個脈沖的上升沿后,輸出狀態(tài)為011。經(jīng)過第5個脈沖的上升沿后,輸出狀態(tài)為001。6個習(xí)題4.2在由邊沿JK觸發(fā)器組成的兩個電路,如題圖4.2(a)、(b)所示。試分析兩個電路在邏輯功能上的相同之處。題圖4.2 習(xí)題4.2圖(b)Q1Q2CP1J1KQC11J1KQC11Q2Q1CP1J1KQC11J1KQC1(a) 解:相同:兩者都是同步三進(jìn)制計(jì)數(shù)器,狀態(tài)循環(huán)為00011000。計(jì)數(shù)狀態(tài)轉(zhuǎn)換圖如題圖4.2答所示。不同:圖4.2(a)能自啟動,圖4.2(b)不能自啟動。當(dāng)電路處于11狀態(tài)時,圖4.2(b)電路始終保持此狀態(tài),不能進(jìn)入三進(jìn)制計(jì)數(shù)的循環(huán)狀態(tài)。而圖4.2(a)電路處于11狀態(tài)時,只要

10、來一個CP脈沖后,會翻轉(zhuǎn)為00狀態(tài),并能繼續(xù)正常計(jì)數(shù)。11000110題圖4.2答 習(xí)題4.3題圖4.3(a)所示線路均為TTL電路,試根據(jù)題圖4.3(c)所給出的輸入波形A、B、C, 畫出F1的波形。ABCF2F1(c)題圖4.3 習(xí)題4.3圖(a)&F1&A&CRBRCCB111KA1JC1F2CRS=1Q(b) 解:此題為觸發(fā)器問題,只要寫出觸發(fā)方程即可畫出波形, F1,F(xiàn)2波形圖題圖4.3答所示。ABCF2F1題圖4.3答 輸入/輸出波形習(xí)題4.4 分析題圖4.4(a)電路,試敘述工作原理,并說明電路功能。題圖4.4 習(xí)題4.4圖&G2&G5&G1&G6&G4&G3(a)QQCPRS

11、解:電路結(jié)構(gòu)類似邊沿D觸發(fā)器, 是邊沿RS觸發(fā)器。工作原理也類似邊沿D觸發(fā)器。習(xí)題4.5 試根據(jù)題圖4.5(a)所示狀態(tài)轉(zhuǎn)換圖寫出特征方程和狀態(tài)轉(zhuǎn)換表。題圖4.5 習(xí)題4.5狀態(tài)轉(zhuǎn)換圖和狀態(tài)轉(zhuǎn)換表01XY=1XY=0(a)題表4.5XYQn+100Qn01110011(b) 解:1. 根據(jù)題圖4.5(a)狀態(tài)轉(zhuǎn)換圖寫出狀態(tài)轉(zhuǎn)換表,如題表4.5答所示。題表答4.5XYQnQn+1000001001000110100110111101011112. 求特征方程先以X、Y、Qn為輸入信號,Qn+1為輸出信號,列出卡諾圖,求出最簡表達(dá)式。 特征方程為:(b)Q1DC15kH11J1KSRC1111Q8

12、kH(a) 題圖4.6 習(xí)題4.6圖習(xí)題4.6題圖4.6 (a)所示電路中,CP脈沖的頻率均為8KHz,分析輸出端Q1的頻率為多少?具有什么邏輯功能? 解:題圖4.6 (a)所示電路中參數(shù)代入JK觸發(fā)器特征方程,符合1位二進(jìn)制計(jì)數(shù)器,又是二分頻器,所以輸出是4 KHz。習(xí)題4.7 題圖4.7 (a)是由一個主從JK觸發(fā)器及三個非門構(gòu)成的“沖息電路”,圖4.7圖(b)是時鐘CP的波形,假定觸發(fā)器及各個門的平均延遲時間都是6ns,試?yán)L出輸出UO的波形。 題圖4.7 習(xí)題4.7圖(a)(b)UOQCPQ150ns1111J1K1SDRD(b)(a)QQ&1CPKJJCP圖4-33 習(xí)題4-5圖(a)

13、“1檢出電路”邏輯圖; (b)輸入波形。RDQJSRC1CPQ150nsQUO題圖4.7答 習(xí)題4.7輸入/輸出波形圖6ns18ns解:由題圖4.7(a)所示電路知,D=1=J=K=1,觸發(fā)器初始狀態(tài)Q=0,則UO=1。UO=1時, Q在時鐘CP為下降沿延時6ns后, 翻轉(zhuǎn)為高電平, 再經(jīng)過18ns, UO=0。假設(shè)異步復(fù)位延時忽略,在增加18 ns,UO=1。由此得Q與UO的波形如題圖4.7答所示。習(xí)題4.8 題圖4.9(a)所示電路由D觸發(fā)器和全加器組成,其中C、S分別是全加器的進(jìn)位輸出端以及和輸出端,電路有兩個輸入端X和Y,一個輸出端S。1試求該電路的狀態(tài)轉(zhuǎn)換表。2畫出在如題圖4.9(b

14、)所示輸入信號的作用下,Q和S的波形,設(shè)初態(tài)為0。題圖4.9 習(xí)題4.8圖CXYCOCICPS(a)Q1DC1(b)XCPY解:1. 根據(jù)加法器得出輸出S、C與輸入X、Y和Qn的真值表。時鐘CP的上升沿到來以后,將D觸發(fā)器的輸入信號C傳遞到輸出Qn+1,狀態(tài)轉(zhuǎn)換表如題表4.8答所示題圖4.9答 習(xí)題4.8波形圖答案XCPYQn+1SC題表4.8答X Y QnS C Qn+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 01 0 01 0 00 1 11 0 00 1 10 1 11 1 1 2. 先根據(jù)真值表作出C的波形圖,再根據(jù)時鐘的上升沿將信號C移

15、到時鐘的上升沿。波形圖如題圖4.9答所示。習(xí)題4.9 請分析給出的VHDL描述的電路功能。ENTITY reg IS PORT(d,clk:IN BIT; q1,q2:OUT BIT); END reg; ARCHITECTURE reg_arc OF reg IS BEGIN PROCESS BEGIN WAIT UNTIL clk= 0 AND clkEVENT; q1 = d; q2 = NOT(d); END PROCESS; END reg_arc;解:從程序中可以看出激活進(jìn)程方式是WAIT UNTIL。進(jìn)程語句中clk為低電平,而且是剛剛發(fā)生時,即下降沿時激活進(jìn)程。信號d傳到q1。

16、信號d取非之后傳到q2。每當(dāng)進(jìn)程的某個敏感信號發(fā)生變化時,進(jìn)程內(nèi)部的順序行為語句就要依次地執(zhí)行一次,當(dāng)進(jìn)程的最后一句執(zhí)行完后,進(jìn)程就被掛起,當(dāng)進(jìn)程再次被激活時,再從第一句依次執(zhí)行。綜上所示,可知VHDL描述的是下降邊沿D觸發(fā)器。習(xí)題4.10 題圖4.10(a)所示電路是負(fù)邊沿JK觸發(fā)器組成的電路,它是一個單脈沖發(fā)生器。題圖4.10(b)所示是輸入波形圖,試畫出輸出Q1、Q2波形。解:數(shù)字設(shè)備中常需要一種被稱為單脈沖發(fā)生器的裝置。在這種電路中,用一個按鈕來控制脈沖的產(chǎn)生。每按一次按鈕(不論時間長短),就輸出一個脈寬一定的脈沖。Q2Q2QC11J1KSR111CPQ1QJ1(R)C1SR1J1K(b)1S1CP(a)圖4.10 習(xí)題4.10圖按鈕未按下時,J1=0,K1=1,Q1=0, D2=0,Q2=0。按下按鈕時,J1=K1=1,Q1在CP脈沖的下降沿翻轉(zhuǎn),使Q1=1。下一個CP下降沿繼續(xù)翻轉(zhuǎn),使Q1=0,從而得到一個脈寬為CP周期的脈沖。同時Q1產(chǎn)生脈沖的下降沿使Q2翻轉(zhuǎn)(J2=K2=1),Q2=1,D1=2=0,Q1異步清零不再翻轉(zhuǎn)。因此得到的脈沖是

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論