作品說明書(基于FPGA的新型高速PCI采集卡的設(shè)計)

1、西北工業(yè)大學(xué)研究生創(chuàng)意創(chuàng)新種子基金作品說明書作品名稱： 基于FPGA的新型高速PCI采集卡的設(shè)計 基于FPGA的新型高速PCI采集卡的設(shè)計摘要：從自主研發(fā)的角度，本設(shè)計通過板載FPGA實現(xiàn)了對16路模擬信號的采集及濾波處理，并將最終結(jié)果送入工控機(jī)。其中關(guān)鍵技術(shù)是通過對FPGA編程開辟控制空間并實現(xiàn)具體濾波算法，上位機(jī)通過設(shè)置對應(yīng)的控制空間實現(xiàn)對于16路AD采集通道的開啟及不同濾波算法的調(diào)用。采用PLX9052實現(xiàn)PCI的接口設(shè)計。根據(jù)上述要求選用ALTERA公司的EP2C8Q208型號的FPGA。關(guān)鍵詞：采集卡，PCI，F(xiàn)PGA，濾波算法0、 前言 在現(xiàn)代工業(yè)領(lǐng)域，隨著控制系統(tǒng)日益大型化，復(fù)雜

2、的系統(tǒng)會給有用信號疊加許多高頻噪聲干擾。如何濾除這些干擾，成為業(yè)內(nèi)普遍關(guān)注的問題。目前普遍使用的處理方式分為兩種，利用硬件電路濾波和通過上位機(jī)軟件濾波，但這兩種方式均存在很多缺陷：(1) 通過硬件電路濾波，不僅會大大增加成本、占用寶貴的PCB面積，而且濾波效果不徹底，還會造成有用信號的相位偏移。(2) 通過上位機(jī)軟件濾波，要求具有很高的信號采集速度，一方面造成了數(shù)據(jù)傳輸量大的負(fù)擔(dān)，另一方面在上位機(jī)執(zhí)行濾波算法會占用控制資源，從而大大降低了控制效率。為了解決以上問題，本作品設(shè)計了一種基于FPGA的新型高速PCI采集卡，通過FPGA對模擬信號進(jìn)行高速的過采樣，并針對信號類型進(jìn)行算法可選的濾波處理，

3、同時配合上位機(jī)的控制頻率設(shè)計抽取算法，通過雙端口RAM將數(shù)據(jù)通過PCI總線傳至上位機(jī)。這樣既在下位機(jī)完成了濾波，又保證了信號傳輸速度，降低了數(shù)據(jù)傳輸量，從而大大減少上位機(jī)的運算量，提高控制程序的執(zhí)行效率。1、 采集卡參數(shù)：1.1 AD采集：單通道采集頻率可達(dá)1MSPS，可實現(xiàn)最多16通道的循環(huán)采集，循環(huán)采集頻可達(dá)990KSPS。采集范圍為-10V10V，采集精度實測可達(dá)到0.5。AD采集內(nèi)嵌濾波參數(shù)可選的8階FIR濾波算法，截止頻率在1250KHZ之間可調(diào)，并可由軟件測試界面進(jìn)行設(shè)置。采集卡還配有滑動平均濾波和一階低通濾波算法。1.2 DA輸出：四路DA輸出，最大輸出頻率100KSPS，輸出范

4、圍-10V10V，輸出精度可達(dá)萬分之一以上。并將其中一路配置為1.8K的正弦波輸出，其它三路可由界面或相應(yīng)函數(shù)實現(xiàn)DA輸出。1.3 PWM輸出：可實現(xiàn)8路PWM/DO輸出，其中每一路的輸出頻率和占空比均可通過測試界面的對應(yīng)功能模塊進(jìn)行調(diào)整。輸出頻率在0.76Hz1MHz之間可調(diào)。1.4 頻率采集：可實現(xiàn)8路頻率/DI數(shù)據(jù)的采集，采集頻率范圍為0.02Hz1MHz。2、 具體成果 2.1 采集卡原理框圖圖1 采集卡原理框圖 采集卡的原理框圖如圖1，基本原理是：外部信號通過DB37接頭送入十六選一模擬開關(guān)，將指定的一路送入AD轉(zhuǎn)換芯片。由FPGA控制AD轉(zhuǎn)換的時間，并將結(jié)果存入FPGA內(nèi)部的雙端口

5、RAM，等待進(jìn)一步的濾波處理。用VerilogHDL語言對FPGA編程實現(xiàn)相應(yīng)的濾波算法，并將處理后的數(shù)據(jù)存入雙端口RAM。上位機(jī)總線接口通過橋接芯片PCI9052將數(shù)據(jù)讀入控制程序，由于PCI9052與FPGA的電平不匹配，在中間加入雙向電平轉(zhuǎn)換芯片。DA轉(zhuǎn)換芯片采用串行的數(shù)據(jù)輸入模式，F(xiàn)PGA將從PCI總線接收到的16位轉(zhuǎn)換數(shù)據(jù)串行化后送入DA轉(zhuǎn)換芯片。DI與DO信號，頻率采集和PWM方波信號均由FPGA產(chǎn)生。其中的頻率采集采用沿觸發(fā)方式，通過測量高低電平的時間計算出信號的頻率與占空比。 2.2 采集卡實物圖圖2 采集卡實物圖采集卡實物如圖2，其中與外圍互聯(lián)模塊包括，16路AD輸入模塊，4

6、路DA輸出模塊，8路DI/頻率輸入，8路DO/PWM輸出。 2.3 系統(tǒng)測試軟件界面圖3 系統(tǒng)測試軟件界面系統(tǒng)測試軟件界面如圖3，與采集卡PCB相對應(yīng)，測試軟件包含AD采集圖形顯示模塊，DA輸出設(shè)置模塊，PWM輸出設(shè)置模塊，頻率采集模塊和濾波算法及參數(shù)設(shè)置模塊。各模塊的具體使用方法會在第三章使用說明中詳細(xì)介紹。3、 使用說明及實驗驗證3.1 硬件接口說明3.1.1 AD/DA接頭引腳定義：AD/DA接頭采用標(biāo)準(zhǔn)DB37接頭，具體圖形見圖4。其中116針分別對應(yīng)AD采集的116通道，19針對應(yīng)DA的1通道，36針對應(yīng)DA的2通道，18針對應(yīng)DA的3通道，17針對應(yīng)DA的4通道。圖4 AD/DA接

7、口引腳定義3.1.2頻率采集及PWM接口的引腳定義：針數(shù)和相應(yīng)的通道數(shù)對應(yīng)，具體見圖5。圖5頻率采集及PWM輸出引腳定義3.2安裝說明3.2.1系統(tǒng)配置要求：軟件要求Windows XP32位操作系統(tǒng)；硬件需要配有PCI插槽。3.2.2驅(qū)動及采集卡安裝步驟：點擊PLXSDK_430文件夾下的setup.exe文件，出現(xiàn)如圖6所示界面，按照軟件指示安裝軟件，安裝完之后，關(guān)閉計算機(jī)。圖6 PLXSDK軟件安裝界面將PCI采集卡插入PCI插槽中，并重新啟動計算機(jī)，桌面右下角顯示發(fā)現(xiàn)新硬件，并彈出驅(qū)動安裝向?qū)Ы缑?，如圖7。圖7 采集卡驅(qū)動安裝向?qū)нx擇從指定路徑安裝文件，依據(jù)界面指示，選擇PciSdkW

8、in32DriverWdm路徑下的PciSdk.inf文件。依據(jù)指示點擊Finish完成安裝。完成安裝后，重新啟動計算機(jī)，并在計算機(jī)設(shè)備管理的其它設(shè)備中找到所設(shè)計的采集卡，說明驅(qū)動安裝完成，且計算機(jī)可以識別出采集卡。 3.3 測試軟件使用說明 3.3.1 AD采集模塊雙擊打開桌面由工程生成的應(yīng)用程序，進(jìn)入系統(tǒng)測試界面。AD模塊可實現(xiàn)最多16路循環(huán)采集，且可根據(jù)左下角的撥碼開關(guān)實現(xiàn)任意通道選擇。具體操作為將對應(yīng)通道的撥碼開關(guān)切換至ON的狀態(tài)，然后點擊參數(shù)設(shè)置按鈕，點擊重新啟動，即可實現(xiàn)對于通道的切換。效果如圖8，其中將頻率為1KHz幅值為2.5V的正弦波接至0通道，將頻率為1KHz，幅值為2.5

9、V的方波接至1通道。具體實驗圖如圖8。圖8 AD雙通道采集圖 3.3.2 濾波選擇模塊本采集卡內(nèi)嵌不同的濾波算法，具體可通過測試界面的勾選窗口進(jìn)行設(shè)置。具體操作為在AD的0通道輸入基頻為1KHz，疊頻為100KHz的疊加信號，分別選擇無濾波，滑動平均濾波和8階FIR濾波，效果如圖9,10,11。圖9 無濾波采集波形圖10 滑動平均濾波效果圖圖11 8階FIR濾波效果圖 3.3.3 DA輸出模塊采集卡配有四路DA輸出，本系統(tǒng)將第一通道設(shè)置為頻率1KHz，幅值1.4V的正弦波輸出，用示波器觀察波形如圖12。將其它三個通道設(shè)置為自由輸出，可通過軟件的DA輸出模塊設(shè)置對應(yīng)的輸出電壓值，如將chan1的

10、輸入欄輸入1.345V通過五位半數(shù)字萬用表測量可測出電壓為1.34563V，達(dá)到輸出精度。圖12 DA輸出波形圖 3.3.4 PWM/DO輸出模塊 本采集卡設(shè)置有8路PWM輸出模塊，其每一路的周期和占空比均可通過軟件測試界面的PWM輸出模塊進(jìn)行調(diào)節(jié)。當(dāng)占空比為0時輸出為低電平，當(dāng)占空比為100時輸出為高電平，從而達(dá)到DO輸出的效果。具體操作為，將所需PWM的周期和占空比輸入到對應(yīng)的輸入欄中，點擊PWM設(shè)置按鈕，PWM即在對應(yīng)的端口輸出相應(yīng)的波形。 3.3.5 頻率采集模塊此模塊只需要將所要測試的頻率信號連接至對應(yīng)的硬件輸入引腳上，點擊頻率采集按鈕，所測試的頻率信號就會顯示在對應(yīng)通道的顯示欄中。4、 總結(jié) 本設(shè)計提出了一種全新的數(shù)據(jù)采集處理思路。將傳統(tǒng)的，嵌套在上位機(jī)控制程序中完成的濾波過程分離出來，放在采集卡上完成，將濾波算法和數(shù)據(jù)處理模塊在FPGA中實現(xiàn)。使濾波算法和上位機(jī)控制算法并行進(jìn)行，在保證控制精度的前提上大大提高了執(zhí)行效率。 采集卡內(nèi)部嵌套了算法可選的濾波單元，