基本運(yùn)算器試驗(yàn)報(bào)告

1、四川大學(xué)計(jì)算機(jī)學(xué)院、軟 件學(xué)院實(shí)驗(yàn)報(bào)告學(xué)號(hào)：61姓名： 高浩宇 專業(yè):計(jì)算機(jī)科學(xué)與技術(shù)班級(jí)：4第：11周課程名稱計(jì)算機(jī)組成原理實(shí)驗(yàn)課時(shí)實(shí)驗(yàn)基本運(yùn)算器實(shí)驗(yàn)實(shí)驗(yàn)時(shí)間2013-11-18項(xiàng)目實(shí)驗(yàn)1了解運(yùn)算器的組成結(jié)構(gòu)。目的2掌握運(yùn)算器的工作原理。實(shí)驗(yàn)環(huán)境TDN-CM+計(jì)算機(jī)組成原理教學(xué)實(shí)驗(yàn)系統(tǒng)一臺(tái)，排線若干1.實(shí)驗(yàn)原理：兩片74LS181芯片以并/串形式構(gòu)成的8位字長(zhǎng)的運(yùn)算器。右方為低4位運(yùn)算芯片，左方為高4位運(yùn)算芯片。低位芯片的進(jìn)位輸出端 Cn+4與高位芯片的進(jìn)位輸入端 Cn相連，使低4位運(yùn)算產(chǎn)生的進(jìn)位送進(jìn)高4位。低位芯片的進(jìn)位輸入端 Cn可與外來進(jìn)位相連， 高位芯片的進(jìn)位輸出到外部。兩個(gè)芯片的控

2、制端S0S3和M各自相連，其控制電平按表。為進(jìn)行雙操作數(shù)運(yùn)算，運(yùn)算器的兩個(gè)數(shù)據(jù)輸入端分別由兩個(gè)數(shù)據(jù)暫存器DR1、DR2（用鎖存器74LS273實(shí)現(xiàn)）來鎖存數(shù)據(jù)。要將內(nèi)總線上的數(shù)據(jù)鎖存到 DR1或DR2中，則鎖存器74LS273的控制端LDDR1或LDDR2須為高電平。當(dāng)T4脈沖來到的時(shí)候，總線上的數(shù)據(jù)就被鎖存進(jìn)DR1或DR2中了。為控制運(yùn)算器向內(nèi)總線上輸出運(yùn)算結(jié)果，在其輸出端連接了一個(gè)三態(tài)門（用74LS245實(shí)現(xiàn)）。若要將運(yùn)算結(jié)果輸出到總線上，則要將三態(tài)門74LS245的控制端ALU-B置低電平。否則輸出高法）阻態(tài)。數(shù)據(jù)輸入單元（實(shí)驗(yàn)板上印有INPUTDEVICE）用以給出參與運(yùn)算的數(shù)據(jù)。其中

3、，輸入開關(guān)經(jīng)過一個(gè)三態(tài)門（74LS245）和內(nèi)總線相連，該三態(tài)門的控制信號(hào)為SW-B取低電平時(shí)，開關(guān)上的數(shù)據(jù)則通過三態(tài)門而送入內(nèi)總線中?？偩€數(shù)據(jù)顯示燈（在 BUSUNIT單元中）已與內(nèi)總線相連，用來顯示內(nèi)總線上的數(shù)據(jù)?？刂菩盘?hào)中除T4為脈沖信號(hào)，其它均為電平信號(hào)。由于實(shí)驗(yàn)電路中的時(shí)序信號(hào)均已連至“W/R UNIT”單元中的相應(yīng)時(shí)序信號(hào)引出端，因此,需要將“ W/R UNIT”單元中的T4接至“ STATE UNIT'單元中的微動(dòng)開關(guān) KK2的輸出端。在進(jìn)行實(shí)驗(yàn)時(shí)，按動(dòng)微動(dòng)開關(guān)，即可獲得實(shí)驗(yàn)所需的單脈沖。S3、S2、S1、SO、Cn> M、LDDR、LDDR、ALU-B、SW-B

4、各電平控制信號(hào)則使用 “SWITCHUNIT單元中的二進(jìn)制數(shù)據(jù)開關(guān)來模擬，其中Cn ALU-B SW-B為低電平有效，LDDR、LDDR為高電平有效。對(duì)于單總線數(shù)據(jù)通路，作實(shí)驗(yàn)時(shí)就要分時(shí)控制總線，即當(dāng)向DR1、DR2工作暫存器打入數(shù)據(jù)時(shí)，數(shù)據(jù)開關(guān)三態(tài)門打開，這時(shí)應(yīng)保證運(yùn)算器輸出三態(tài)門關(guān)閉；同樣，當(dāng)運(yùn)算器輸出結(jié)果至總線時(shí)也應(yīng)保證數(shù)據(jù)輸入三態(tài)門是在關(guān)閉狀態(tài)。運(yùn)算結(jié)果表運(yùn)具類型AES3S2SIS3cn結(jié)果65A7a0a0X卩二館弓 FE二 g） FC=（O）65A70001XRCA?)也二 FC=(0)65A700L0XF=C2E) FZ=(0) rC=(0)65A70011XP-(E7) P2=(

5、0) FC=(n)65A70L00XF=C9A) F2=(0) FC=(O)65A701a1X2(GO F2-(C) FC=(0)GbAY01100F2=(0) BC=C1)移位運(yùn)鼻GEA71F=CB£) F2=(0) FC=(1)ATn1110F=fCA) FZ=(O) FC=in)65A7JLL11F=(CA) FZ=(O) FC=CO)65A?1000xfoF-fCA) FZ-(P) FC=(n)65A71 1001XP-(OC) F2-(0) FC='l)CDA71 01D(7C=0)X65A7L01DCFE)Xp=frr) P2-(o) Fc-ij)算數(shù)運(yùn)葬GEA7

6、10L1aF=(BE； FA( FC=tl)65A7II00XF二(64) FZ=(0) FC=(0)65A71101X卩F2二 FC=（0）65A?11L0K保留65A?II11X保S2.實(shí)驗(yàn)步驟:1連接實(shí)驗(yàn)電路并檢查無誤。圖中將用戶需要連接的信號(hào)線用小圓圈標(biāo)明（其（接它實(shí)驗(yàn)相同，不再說明）。上）2. KK2設(shè)置為單拍，KK1和KK3為運(yùn)行。實(shí)驗(yàn)3.開電源開關(guān)。內(nèi)容4用輸入開關(guān)向暫存器 DR1置數(shù)。（算撥動(dòng)輸入開關(guān)形成二進(jìn)制數(shù) 01100101 （或其它數(shù)值）。（數(shù)據(jù)顯示燈亮為0,滅為1）。法、使SWITCH UNIT單元中的開關(guān)SW-B=0（打開數(shù)據(jù)輸入三態(tài)門）、ALU-B=1 （關(guān)閉AL

7、U 輸出三態(tài)門）、LDDR1=1 LDDR2=0序、按動(dòng)微動(dòng)開關(guān)KK2,則將二進(jìn)制數(shù)01100101置入DR1中。步驟5用輸入開關(guān)向暫存器 DR2置數(shù)。和方撥動(dòng)輸入開關(guān)形成二進(jìn)制數(shù)（或其它數(shù)值）。法）SW-B=0 ALU-B=1 保持不變，改變 LDDR1 LDDR2 使 LDDR1=0 LDDR2=1按動(dòng)微動(dòng)開關(guān)KK2,則將二進(jìn)制數(shù)置入DR2中。6.該變運(yùn)算器的功能設(shè)置觀察輸出。并將結(jié)果填入表中。（結(jié)根據(jù)實(shí)驗(yàn)步驟，一步一步操作，在 DR1=65 DR2=A7勺條件下，改變運(yùn)算器的設(shè) 置，使得運(yùn)算器輸出結(jié)果，并記錄下來。果）運(yùn)算器顯示結(jié)果和手算結(jié)果一直，說明整個(gè)實(shí)驗(yàn)非常成功。通過本次實(shí)驗(yàn)了解運(yùn)算器的組成結(jié)構(gòu)（即輸入邏輯、輸出邏輯、算術(shù)邏輯單元）， 掌握運(yùn)算器的工作原理（主要是加法器）。知道運(yùn)算器的輸出跟數(shù)據(jù)總線相連，同 時(shí)兩個(gè)輸入端通過兩個(gè)鎖存器也與數(shù)據(jù)總線相連。同時(shí)，數(shù)據(jù)顯示燈連接上數(shù)據(jù)總線，用來顯示數(shù)據(jù)總線的內(nèi)容。暫存器的作用 也體現(xiàn)了出來（暫存中間結(jié)果），教材上的數(shù)據(jù)通路結(jié)構(gòu)在此更是體現(xiàn)到了，各部 件之間的信息傳送通過內(nèi)總線來完成。三態(tài)門的功能以及工作原理也比較清晰了。將這些知識(shí)組織起來，并親手實(shí)踐，在實(shí)踐過程中，連線比較枯燥，剛開始連錯(cuò)了, 造成重大失誤，后來糾正后，一次成功，這也說明了實(shí)驗(yàn)過程中的各個(gè)