第4章 高速實時周邊器件與存儲器

1、第四章第四章 高速實時周邊器件和存儲器高速實時周邊器件和存儲器 4.1 高速實時周邊器件高速實時周邊器件 4.2 雙端口雙端口RAM和和FIFO 4.3 高速實時數(shù)據(jù)存儲高速實時數(shù)據(jù)存儲 4.1 高速實時周邊器件高速實時周邊器件 高速實時周邊器件目前也在發(fā)生巨大的變化，傳統(tǒng)的74LS系列芯片已不能滿足系統(tǒng)要求，以下是多種邏輯器件的生命力、發(fā)展趨勢和性能比較。(1)生命力生命力 傳統(tǒng)的TTL、LS器件的生命力已經(jīng)基本上消亡了。目前處于生命成熟期的器件是ALS、F、HC等系列；正在成長的器件系列是ABT、LVT等。因此，中小規(guī)模集成電路的選型也要跟上時代的潮流。(2)發(fā)展趨勢發(fā)展趨勢 TTL器件的

2、低噪聲、低功耗發(fā)展是AHC系列，3.3V版本是LVC、LV系列，等等。 (3)性能比較(如表4.1) 以上是多種中小規(guī)模芯片的性能比較。這是以雙向總線驅動芯片245的性能進行的比較，測試溫度為25；主要指標包括制造工藝、輸入輸出兼容性、驅動能力(驅動電流)、靜態(tài)電流、速度(最大延遲時間)等等。 注意事項 使用時要注意電平和速度匹配。4.2 雙端口雙端口RAM和和FIFO 4.2.1 雙端口雙端口RAM 對雙端口RAM產品的介紹以IDT公司的為例。不同公司生產的雙端口RAM產品一般是兼容的。另一主要產品為CYPRESS公司。 一、一、IDT71337143 IDT7133和IDT7143是IDT

3、公司的2K16位的高速雙端口RAM產品。其最高速度可以達到達20ns。它具有以下特點： 高速：軍品的最快速度達到25ns；工業(yè)品的速度可以達 到55ns；商業(yè)級產品可以達到20ns。 低功耗：IDT71337143SA系列的最大功耗為而1150 mw， IDT71337143LA系列的最大功耗為1050mw。 當它們工作在省電模式時，功耗分別為5mw和 1mw。 為寫操作提供多種控制方式，對每一個端口可以進行 高字節(jié)和低字節(jié)獨立的寫操作。 通過與IDT7143相連，可以方便搭成32位或更寬的總 線。 IDT7133提供忙邏輯BUSY輸出標志，而IDT7143則將 其作為輸入。 可以對兩個端口進

4、行完全異步的操作。 可以運行在備用電池狀態(tài)，電池的最低電壓為2V。 完全兼容TTL電平，單5 V電源供電。 采用68引腳PGA，F(xiàn)latpack，PLCC或100引腳TQFP 封裝。 二、器件簡介二、器件簡介 IDT71337143是IDT公司的高速2K16位的雙端口RAM。它可以作為 16位雙端口RAM單獨使用，也可以與IDT7143組成主從系統(tǒng)，將數(shù)據(jù)線擴展到32位，甚至更寬。這樣組成的雙端口RAM系統(tǒng)可以全速運行，而且無須任何額外的附加邏輯。IDT7133/7143提供了地址線、控制線以及 IO線是完全獨立的兩個接口，支持對器件的任何存儲空間進行完全異步的讀寫操作。通過CE的控制，IDT

5、71337143自動工作在省電模式下。通過使用IDT公司先進的CMOS技術，在典型的工作條件下，它的功耗僅為 500 mw，而且還可以通過接電池達到數(shù)據(jù)保護的目的。在這種條件下，電池的電壓僅為 2 V，而功耗僅為 200 uW。 圖4.1給出了IDT7133/7143的結構原理框圖；圖4.2給出了采用PLCC68封裝形式的器件的頂視圖及其引腳說明。 三、器件使用三、器件使用 （1）IDT7133/7143的忙邏輯的忙邏輯 當雙端口RAM的兩個接口同時對存儲器的同一單元進行操作時，IDT71337143的忙邏輯BUSY將會有一個硬件的指示，允許其中的一個端口先進行操作，而用BUSY指示將另一個端

6、口置于等待狀態(tài)，直到另一個端口完成相應的操作。如果在接到BUSY信號時，已經(jīng)進行寫操作，那么IDT7133/7143的內部機制可以阻止寫操作的繼續(xù)進行。 并不是所有的場合都需要或者是希望使用BUSY邏輯。在一些場合，希望將所有器件的BUSY信號進行邏輯或，這樣任何一個器件的BUSY都可以是作為指示非法操作的中斷源。如果不希望使用BUSY的寫禁止功能，那么可以使用IDT7143。 在IDT7143中BUSY引腳只作為寫禁止輸入來使用。在正常操作時，可以將BUSY引腳置為高。在需要時，只要將BUSY引腳置為低即可阻止不希望的寫操作。IDT7133的BUSY輸出為開漏輸出，在使用時需要接上拉電阻。

7、通過BUSY邏輯來組成雙端口 RAM的主從系統(tǒng)完成數(shù)據(jù)總線的擴展。當使用BUSY邏輯來完成數(shù)據(jù)總線的擴展時，RAM系統(tǒng)中需要一個主IDT7133來確定RAM系統(tǒng)的哪一側用來接受BUSY指示，哪一側用于輸出BUSY指示。在這一系統(tǒng)中，所有的從雙端口 RAM都使用相同的地址空間，它們用BUSY作為寫禁止信號。由此可見，在這種系統(tǒng)中，IDT7 133的BUSY作為輸出，而在IDT7143中BUSY作為輸入。具體的原理如圖4.3所示。 要將數(shù)個雙端口RAM組成一個32位或者更寬的系統(tǒng)，需要保證所有的器件同時有效。如果每一個器件都有一個仲裁機構而且它們的地址都同時到達，有可能會出現(xiàn)其中的一個器件使能BU

8、SY，而另一器件則使能BUSYR。如果出現(xiàn)這種情況，將會使CPU一直處于等待狀態(tài)，造成死鎖。 為了解決這一死鎖問題，IDT公司推出了主從雙端口RAM系統(tǒng)的數(shù)據(jù)總線擴展方案。在這一系統(tǒng)中，只有一個主雙端口RAM，只用一個硬件仲裁器，其它的從雙端口 RAM的BUSY作為輸入。它們之間可以直接連接而無須任何其它器件。這種系統(tǒng)與其它系統(tǒng)比起來具有更高的速度。 當進行總線擴展時，對從雙端口RAM的寫操作必須在BUSY輸入穩(wěn)定之后才能進行。因此寫操作必須在BUSY之后有一個小的延時，以保證寫操作的正常進行。不過這一功能已經(jīng)集成在雙端口RAM的片上。表4.2示出了忙仲裁邏輯。 (2) IDT71337143

9、的讀、寫等時序如圖4.4所示。 雙端口RAM構成的乒乓存儲器 4.2.1 FIFO產品介紹產品介紹 FIFO是一種先進先出的存儲器，即先讀入的數(shù)據(jù)先讀出。FIFO存儲器自身的訪問時間一般為幾十ns，主從CPU場合中的從CPU或CPU外設速度一般要比主DSP慢。如果采用FIFO，那么從CPU或外設可以先將數(shù)據(jù)送往FIFO。一旦FIFO滿，F(xiàn)IFO再向CPU申請中斷，這樣可以省去CPU花在等待與查詢的時間，而且中斷次數(shù)也可以減少，從而提高了傳輸速度。以 SN74ALVC7806低功耗FIFO存儲器為例來講解。異步、同步、雙向 一、性能特點一、性能特點 使用先進的低功耗CMOS技術； 操作電壓為3V

10、3.6V； 加載時鐘和卸載時鐘可以為異步或一致的； 采用全滿、全空和半滿標志； 接近全滿接近全空標志可編程； 帶載50PF訪問時間達18ns水平，所有數(shù)據(jù)輸出同 時切換； 數(shù)據(jù)率超過40 MB/s； 三態(tài)輸出。 二、簡介二、簡介 FIFO存儲器允許數(shù)據(jù)寫入和讀出而不依賴于數(shù)據(jù)速率的存儲設備。SN74ALVC7806是一種18位的高速FIFO存儲器。數(shù)據(jù)處理速度達到40 MHz，位并行格式訪問時間為 18 ns。數(shù)據(jù)在加載時鐘（LDCK）上升沿寫入存儲器，在卸載時鐘（UNCK）上升沿從存儲器讀出數(shù)據(jù)。如果寫入的數(shù)據(jù)比讀出的數(shù)據(jù)多出256個， 則存儲器全滿。當存儲器全滿時，LDCK（寫時鐘）對位于

11、存儲器中的數(shù)據(jù)不發(fā)生影響。當存儲器為空時，UNCK（讀時鐘）不發(fā)生作用。 FIFO存儲器的狀態(tài)由全滿（FULL）、全空（EMPTY）、半滿（HF），以及接近全滿接近全空（AFAE）標志來指示。當存儲器用滿時，F(xiàn)ULL輸出低電平而在存儲器未滿時輸出高電平。在存儲器全空時，EMPTY輸出低電平，而在存儲器不是全空時輸出高電平。HF標志在存儲器存儲了128或128以上個數(shù)據(jù)字時，輸出高電平；在存儲了127或127個以下個數(shù)據(jù)字時，輸出低電平。 AFAE標志是可編程標志。如果編程使能（PENProgram enable）為低電平，可以在RESET之后的第1、第2個LDCK上升沿編 程接近全空的偏移值X

12、和接近全滿的偏移值Y。AFAE標志在FIFO存儲的數(shù)據(jù)不超過X個或不少于（256-Y）個時，輸出高電平，而在FIFO存儲數(shù)據(jù)個數(shù)在（Xl）到（255-Y）時輸出低電平。 RESET低電平使內部堆棧指針復位，并將FULL標志設為高電平， AFAE也設為高電平；HF設為低電平，EMPTY也設為低電平。輸出Q的電平不定。在FIFO加電時，必須對FIFO進行復位。寫入空存儲器的第一個字使EMPTY標志升為高電平，數(shù)據(jù)出現(xiàn)在輸出Q上。若輸出使能為高，則輸出數(shù)據(jù)處于高阻狀態(tài)。 SN74ALVC7806工作溫度設定為070。SN74ALVC7806的引腳圖、功能框圖、引腳定義如圖4.5所示。 AFAE標志有

13、兩個可編程設置：接近全空偏移值（X）和接近全滿偏移值（Y）。它們都可以在FIFO復位后第一個數(shù)據(jù)寫入存儲器之前進行編程。AFAE標志在FIFO存儲數(shù)據(jù)為不多于X個或不少于（256Y）個時輸出高電平。 要對偏移值進行編程應在FIFO復位后將PEN設為低電平。在接下來的LDCK上升沿，DOD7上的二進制數(shù)被存儲為接近全空偏移值X和接近全滿偏移值Y。保持PEN低電平到LDCK的下一個上升沿；將Y值編程為LDCK上升沿時DOD7上的二進制數(shù)。當對偏移值進行編程時FIFO是不能寫入的。X和Y最大可設為127。如果要使用默認值X=Y=32，PEN必須保持為高電平。有關時序如圖4.6所示，圖4.7為位寬（3

14、6）的擴展方法。 FIFO沿敏感，使用時要特別注意匹配，并經(jīng)常進行復位，避免錯誤積累。應用電路如圖4.6所示。FIFO構成的輸入輸出存儲器4.3 高速實時數(shù)據(jù)存儲高速實時數(shù)據(jù)存儲 在高速實時數(shù)據(jù)存儲中，值得注意的兩個問題是：ECL存儲和同步存儲。 一、高速實時一、高速實時ECL存儲存儲 ECL存儲的速度可以達到3.5ns5ns，因此速度極高；但是其容量通常較小，通用芯片的容量一般在1K4bit2K9bit之間。其特點是高速度、小容量、大功耗，因此主要應用于高速數(shù)據(jù)緩沖的場合。 二、同步存儲二、同步存儲 同步存訪器的特點是存取操作用同步時鐘控制，因此讀寫速度快于通常的異步存儲；在高速實時信號處理

15、的場合，異步存儲器可以采用相應的同步存儲器代替。其替換方法是： (a)靜態(tài)存儲器(SRAM) 同步靜態(tài)存儲器 (SSRAM) 同步突發(fā)靜態(tài)存儲器(SBSRAM)； (b)動態(tài)存儲器(DRAM) 同步動態(tài)存儲器 (SDRAM)； (c)視頻存儲器(VRAM) 同步圖像存儲器 (SGRAM)； (d)先進先出存儲器(FIFO) 同步先進先出存儲器 (SFIFO)。 1、同步動態(tài)存儲器 (SDRAM) 新一代高速、高容量存儲器，具有單位空間存儲容量大和價錢便宜的優(yōu)點。需要正確的上電邏輯和模式設置，其控制涉及刷新、預充電、行列地址復用等復雜問題，有專門控制模塊。控制器包括控制接口，命令解析。具有統(tǒng)一的

16、器件封裝，僅需更換一片更大容量的芯片就行。 DSP：EMIF；FPGA：IP核。 DDR_SDRAM：雙數(shù)據(jù)率SDRAM。在時鐘的上升和下降沿均進行操作，因此數(shù)據(jù)的存儲速率提高了一倍，同時對時序控制的要求更加復雜。 2、同步靜態(tài)存儲器（SSRAM） 同步突發(fā)靜態(tài)存儲器（SBSRAM），最大的優(yōu)點是讀寫速度高、不需要刷新。在同步突發(fā)模式下，只要外部器件給出首次訪問地址，則在同步時鐘的上升沿，就可以在內部產生訪問數(shù)據(jù)單元的突發(fā)地址，協(xié)助那些不能快速提供存取地址的控制器加快數(shù)據(jù)訪問的速度。DSP的EMIF(擴展存儲器接口)可以按SBSRAM的速度提供地址，所以應當將SBSRAM的突發(fā)模式禁止 (ADV接高電平)。但這一點并不意味著降低讀寫性能。事實上由于DSP在每個數(shù)據(jù)訪問周期都可以連續(xù)地輸出新的地址和控制命令。兩種操作模式：直通模式(FLOWTHROUGH)和流水線模式(PIPELINE) 。突發(fā)模式SSRAM使用中的最大問題是：在讀寫操作頻繁切換時總線的利用率不高。 零總線翻轉SSRAM存儲器很好地克服了SBSRAM的缺點，讀寫操作轉換時總線利用率高接近100