無線和有線USB接口共存的數(shù)據(jù)傳輸系統(tǒng)

1、無線和有線USB接口共存的數(shù)據(jù)傳輸系統(tǒng)摘要：實現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導放大器-電容(OTAC)連續(xù)時間型濾波器的結構、設計和具體實現(xiàn)，使用外部可編程電路對所設計濾波器帶寬進行控制，并利用ADS軟件進行電路設計和仿真驗證。仿真結果表明，該濾波器帶寬的可調范圍為126 MHz，阻帶抑制率大于35 dB，帶內波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關鍵詞：Butte引 言電子技術和芯片技術的發(fā)展使得數(shù)字系統(tǒng)運行的速度越來越快，設備內部和設備之間的數(shù)據(jù)交換對高速、實時、突發(fā)的要求越來越高?？?/p>

2、線技術是數(shù)據(jù)交換的必要環(huán)節(jié)。早期的總線傳輸一般是串行方式，一些串行總線已經成為標準，非常適合語音和控制信號的低速數(shù)據(jù)傳輸，數(shù)據(jù)傳輸速率一般低于1 Mbps。這類總線包括RS232、I2C、SPI、I2S等，特點是引線少、速率低。并行總線由于線數(shù)多，可以從8位擴充到16位、32位和64位，甚至更高，使得數(shù)據(jù)傳輸速率成倍提高。但由于布線的差異以及干擾的存在，使得其數(shù)據(jù)傳輸?shù)耐綍r鐘速率很難超過150MHz。差分串行總線能夠解決布線差異引起的問題，并具有較高的抗干擾性能，使得串行總線的傳輸速率得到迅速的提高。USB總線就是一種差分的串行總線，其速率可以達到480 Mbps，已經得到非常廣泛的應用。

3、很多設備的應用場合中，設備之間的連接非常困難甚至不能實現(xiàn)，基于無線總線的數(shù)據(jù)傳輸從而得到發(fā)展和應用。無線總線包括藍牙、無線網卡、無線傳感器等。無線USB(Wireless Universal Serial Bus，WUSB)也是這樣的一種無線總線技術。由于現(xiàn)有設備的存在，使得單一的WUSB設備不能直接和現(xiàn)有設備進行交互。為了解決WUSB向有線USB兼容的問題，需要研制同時具有WUSB和USB功能的設備，實現(xiàn)單一的WUSB設備和單一的USB設備之間的數(shù)據(jù)交換。本文研制了一種有線和無線USB共存的系統(tǒng)，使用Cypress公司的CY-WUSB6935實現(xiàn)WUSB的數(shù)據(jù)收發(fā)，使用該公司的CY7C680

4、13實現(xiàn)有線USB的數(shù)據(jù)收發(fā)，同時使用DSP實現(xiàn)兩者之間的控制和數(shù)據(jù)處理。1 硬件設計11 WUSB和CYWUSB6935 WUSB技術的數(shù)據(jù)收發(fā)采用超寬帶技術(Ultra WideBand，UWB)的脈沖調制方式。由于其載波信號不是連續(xù)存在的，僅僅存在于數(shù)據(jù)傳輸瞬間，使得其數(shù)據(jù)收發(fā)間隙幾乎沒有功耗，因此非常適合電池供電并工作較長時間。在3 m距離內，目前的WUSB20標準可以實現(xiàn)480 Mbps的數(shù)據(jù)傳輸速率，正在規(guī)劃的WUSB30可以實現(xiàn)1 Gbps的數(shù)據(jù)傳輸速率。 CYWUSB6935是Cypress公司推出的一款支持WUSB標準的芯片。其發(fā)射頻率為24 GHz，采用直接序列擴頻(Dir

5、ect Sequence Spread Spectrum，DSSS)技術，以避免來自24 GHz頻段中80211b、Bluetooth、無繩電話以及微波爐等無線信號的干擾；具有-95 dBm的接收靈敏度，確保在50 m范圍以內獲得較強的全方向信號；待機功耗非常低，具有約025A的待機電流，使用普通電池待機時間可達數(shù)年；具有可自適應的發(fā)射功率，可以識別收發(fā)信號的強弱，發(fā)射功率具有-300 dBm的動態(tài)范圍。注意，CYWUSB6935具有高達625 kbps的數(shù)據(jù)傳輸速率，平均響應時間少于10 ms。圖1是CYWUSB6935的內部結構框圖。 無線信號的收發(fā)由集成在片內的GFSK調制器和解調器完成

6、，調制解調器需要外部提供標準的13 MHz的時鐘信號。該信號經過頻率合成器轉換為發(fā)射載波信號，如果頻率合成器鎖定時鐘，將輸出同頻率的13 MHz時鐘，可以由此判斷調制解調器是否正常工作。 CYWUSB6935具有2路功能完全一樣的基帶信號處理通道，射頻端2路基帶通道都和調制解調器連接。發(fā)送數(shù)據(jù)經過并串轉換傳輸?shù)交鶐幚硗ǖ?；接收時基帶通道處理后的數(shù)據(jù)經過串并轉換傳輸?shù)綌?shù)字接口?；鶐ǖ乐饕δ苁菍?shù)據(jù)調制在擴頻碼上，可以根據(jù)設置將一個數(shù)據(jù)位擴頻到64個或者32個碼片上。 數(shù)字接口主要包括1個SPI接口，由于CYWUSB6935最大只有625 kbps的數(shù)據(jù)傳輸速率，所以SPI接口完全滿足數(shù)據(jù)傳

7、輸要求。數(shù)字接口還具有復位、中斷、休眠選擇和設置引腳，以提高芯片的適應性。 CYWUSB6935有4種工作模式：64 chipb單通道、32 chipb雙通道、32 chipb單通道雙倍采樣和32 chipb單通道兩倍數(shù)據(jù)速率。第3種工作模式的數(shù)據(jù)傳輸速率最低，但性能更加可靠，一般在較遠距離或者信道狀況較差情況下使用；第4種工作模式的數(shù)據(jù)傳輸速率最高，但性能最差，一般在較近距離或者信道狀況較好情況下使用。模式選擇通過配置數(shù)據(jù)速率寄存器來實現(xiàn)。 接收和發(fā)射均采用中斷方式，有3種：發(fā)射中斷、接收中斷和喚醒中斷。這些中斷共用一個IRQ引腳。通過讀取中斷狀態(tài)寄存器可以確定中斷類型。如果為接收中斷，則從

8、相應的數(shù)據(jù)接收寄存器中獲得相應通道的數(shù)據(jù)；如果是發(fā)射中斷，則接收數(shù)據(jù)送到基帶通道中進行擴頻處理；如果是喚醒中斷，則切換休眠狀態(tài)到工作狀態(tài)，準備接收或者發(fā)射數(shù)據(jù)。12 CYWUSB6935和DSP的連接 CYWUSB6935的數(shù)據(jù)接口一般采用SPI接口，與各種控制器的連接非常方便。DSP芯片選用TI公司的TMS320C6727B。該芯片是浮點型DSP，最高工作頻率達到350 MHz；單個指令周期可以執(zhí)行6個浮點數(shù)據(jù)運算，最高達到2 100 MFLOPS；片內具有256 KB的RAM，片內外設具有各種接口(其中包括與CYWUSB6935連接的SPI接口)。CYWUSB6935和TMS320C672

9、7B的連接如圖2所示。 TMS320C6727B作為主控制器，提供SPI的時鐘和使能信號(圖2中的SPIO_CLK和SPIO_SCS)給CY_WUSB6935。工作狀態(tài)下，CYWUSB6935一共發(fā)送3種中斷信號到TMS320C6727B，均由IRQ引腳傳輸?shù)絋MS320C6727B。其中，工作定時中斷表明CY-WUSB6935處于正常工作狀態(tài)，如果TMS320C6727B超過時間未收到定時工作狀態(tài)信號，則由SPI接口軟件復位CYWUSB6935；如果軟件復位后仍然不能正常工作，則由GPIO0引腳硬件復位CYWUSB6935，從而確保CY-WUSB6935不會進入死鎖和非正常工作狀態(tài)，大大提高

10、了系統(tǒng)的可靠性。在休眠方式下，TMS320C6727B使用GPIO1引腳控制CYWUSB6935的PD引腳，控制其進入休眠方式；同樣，使用該引腳可以喚醒CYWUSB6935。TMS320C6727B的Flash用于存儲程序代碼；AIC23為音頻處理芯片，可以使用音頻信號控制TMS320C6727B；CYWUSB6935的收發(fā)天線為PCB天線，直接在電路板上制作完成。13 USB和CY7C68013 USB接口一般包括3個部分：具有USB接口的PC系統(tǒng)，能夠支持USB的系統(tǒng)軟件，以及使用USB接口的設備。USB接口的應用采用通用連接技術，實現(xiàn)外設的簡單快速連接，從而達到方便用戶、降低成本、擴展P

11、C機連接外設范圍的目的。 USB接口的特點如下：連接靈活、使用方便；為USB接口設計的驅動程序和應用軟件可以自動啟動，無需用戶干預；單獨使用自己的保留中斷，不會同其他設備爭用資源；可以為外設提供電源，USB接口能自動識別外設所需的電源，并通過USB電纜向該設備供電(最高可達500mA，可以使用2根USB電纜，提高供電電流到1 A)。 CY7C68013是Cypress公司推出的USB20芯片。它包括8051處理器、智能串行接口引擎、USB收發(fā)器、16 KB片上RAM存儲器以及通用可編程接口。智能串行接口引擎執(zhí)行所有基本的USB功能，將嵌入的8051處理器解放出來用于實現(xiàn)其他功能，以保證連續(xù)、高速、有效的數(shù)據(jù)傳輸。RAM存儲器可以分配4 KB的大容量FIFO用于數(shù)據(jù)緩沖，作為從設備時，可采用同步或者異步FIFO接口與主設備連接；作為主設備時，可通過GPIO接口配置控制時序來實現(xiàn)與其他從設備連接。 CY7C68013的內部結構如圖3所示，其中與外部設備的接口包括I2C總線、GPIO接口和FIFO接口等。數(shù)據(jù)通過這些接口傳輸?shù)絻炔康臄?shù)據(jù)和地址總線，由8051處理器處理，或者直接送到USB接口的智能引擎單元；然后傳輸?shù)経S