CPU子系統(tǒng)報告

1、第三章 CPU子系統(tǒng)一單項(xiàng)選擇題請將單項(xiàng)選擇題答案填在下面：12345678910111213141在同步控制方式中（）。(1)各指令的執(zhí)行時間相同 (2)各指令占用的節(jié)拍數(shù)相同(3)由統(tǒng)一的時序信號進(jìn)行定時控制 (4)CPU必須采用微程序控制方式2異步控制方式常用于（）。(1)CPU控制 (2)微程序控制 (3)系統(tǒng)總線控制 (4)CPU內(nèi)部總線控制3CPU（）才能響應(yīng)DMA請求?；蛘哂萌缦聰⑹觯篊PU響應(yīng)DMA請求的時間是（）。(1)必須在一條指令執(zhí)行完畢 (2)可在任意時鐘周期結(jié)束(3)必須在一個總線周期結(jié)束 (4)在判明設(shè)有中斷請求之后4在同步控制方式中（）。(1)每個時鐘周期（節(jié)拍）

2、長度固定 (2)各指令的時鐘周期不變(3)每個工作周期長度固定 (4)各指令的工作周期數(shù)不變5異步控制常用于（）中，作為其主要控制方式。(1)單總線結(jié)構(gòu) (2)微型計算機(jī)中的CPU控制(3)組合邏輯控制器 (4)微程序控制器6采用同步控制的目的是（）。(1)簡化控制時序 (2)提高執(zhí)行速度(3)滿足不同操作對時間安排的需要 (4)滿足不同設(shè)備對時間安排的需要7采用異步控制的目的（）。(1)支持微程序控制方式 (2)簡化控制時序(3)降低控制器成本 (4)提高執(zhí)行速度8通用寄存器是（）。(1)可存放指令的寄存器 (2)可存放程序狀態(tài)字的寄存器(3)本身具有計數(shù)邏輯與移位邏輯的寄存器 (4)可編程

3、指定多種功能的寄存器9程序狀態(tài)字寄存器的內(nèi)容（）。(1)只能由程序置位給定 (2)不能由程序置給定(3)只能由運(yùn)行結(jié)果置定 (4)既能由運(yùn)行結(jié)果置位，也能由程序置位10采用微程序控制的目的是（）。(1)提高速度 (2)簡化控制器設(shè)計與結(jié)構(gòu)(3)使功能很簡單的控制器能降低成本 (4)不再需要機(jī)器語言11在微程序控制中，機(jī)器指令和微指令的關(guān)系是（）。(1)每一條機(jī)器指令由一條微指令來解釋執(zhí)行(2)每一條機(jī)器指令由一段微程序來解釋執(zhí)行(3)一段機(jī)器指令組成的工作程序，可由一條微指令來解釋執(zhí)行(4)一條微指令由若干條機(jī)器指令組成12微程序存放在（）。(1)主存中 (2)固定存儲器中 (3)堆棧中 (4

4、)磁盤中13三級時序系統(tǒng)提供的三級時序信號是（）。(1)指令周期、工作周期、節(jié)拍 (2)工作周期、節(jié)拍、脈沖(3)指令周期、機(jī)器周期、時鐘周期 (3)指令周期、微指令周期, 時鐘周期14. 擴(kuò)展同步總線（ ）。 (1)允許時鐘周期長度可變 (2)允許總線周期長度可變 (3)無時鐘周期劃分 (4)無總線周期劃分二.填空題1運(yùn)算器的核心部件是（ ）2運(yùn)算器一般應(yīng)具有（ ）與（ ）兩大類運(yùn)算能力。3在補(bǔ)碼一位乘中，被乘數(shù)一般?。?）位符號位，乘數(shù)一般?。?）位符號位。4在補(bǔ)碼不恢復(fù)余數(shù)除法中，被除數(shù)取（ ）位符號位，除數(shù)取（ ）位符號位。5在乘法運(yùn)算中，累加器A的初始值為（ ），以后A中存放（ ）6

5、在除法運(yùn)算中，累加器A的初始值為（ ），以后A中存放（ ）7在補(bǔ)碼一位乘中，乘數(shù)Y的末位應(yīng)增設(shè)一位（ ），其初值為（ ）8正數(shù)右移，第一符號位應(yīng)補(bǔ)（ ）；負(fù)數(shù)右移，第一符號位應(yīng)補(bǔ)（ ）9設(shè)計CPU總體結(jié)構(gòu)的核心問題是確定（）的結(jié)構(gòu)。10微命令的含義是（）。11待執(zhí)行的工作程序存放在（）中，而微程序存放在（）中。12在CPU中采用（）的時序控制方式。13使用中斷方式，在（）這段時間內(nèi)，CPU可以和外圍設(shè)備同時工作。14在同步控制方式中，一個操作結(jié)束并開始下一操作的依據(jù)是（）。15控制器的組成方式可歸結(jié)為（）和（）二種。16微命令一般分為（）與（）兩種電信號形式。17數(shù)據(jù)通路寬度是指（）。18DM

6、A方式適用于（）場合。三.判斷分析題（指出正、誤；對錯誤或不妥者請說明）1.并行加法器的運(yùn)算速度取決于全加器單元的速度。（ ）2.乘法器的核心部件是加法器。（ ）3.串行進(jìn)位鏈?zhǔn)谴屑臃ㄆ髦械倪M(jìn)位鏈。（ ）4運(yùn)算器實(shí)現(xiàn)移位操作，必須使用移位線路。（ ）5.用兩級半加器組成的全加器，求和時間雖然比用與或非門組成的全加器長一些，但前者構(gòu)成的加法器，其運(yùn)算速度仍可能高于用后者構(gòu)成的加法器。（ ）6.并行加法器中的進(jìn)位鏈，必定是并行進(jìn)位鏈。（ ）7原碼加減運(yùn)算比補(bǔ)碼加減運(yùn)算簡單。（ ）8原碼乘法運(yùn)算比補(bǔ)碼乘法運(yùn)算簡單。（ ）9若采用并行進(jìn)位鏈，則=+。（ ）10進(jìn)位制中的基數(shù)是：一個數(shù)位中允許使用的最

7、大數(shù)碼值。（ ）11在計算機(jī)系統(tǒng)中，可能同時采用同步控制方式與異步控制方式。（）12在同步控制方式中，各指令的執(zhí)行時間并不一定都相同。（）13采用DMA方式傳送信息，一旦開始傳送后，CPU必須停止執(zhí)行程序一段時間，直到批量傳送結(jié)束，才能恢復(fù)工作。（）四.簡答題1 何謂同步控制方式，有何主要特征？何謂異步控制？2 何謂主從設(shè)備，試舉例說明。3 同步控制中如何引入異步應(yīng)答的，試舉例說明.4 何謂程序中斷？請說明它的特點(diǎn)和適用場合。5 何謂DMA方式？請說明它的適用場合。6 微程序控制思想的基本要點(diǎn)是什么？7. 判斷下面敘述是否正確，說明理由：串行加法器中的進(jìn)位鏈?zhǔn)谴羞M(jìn)位鏈，并行加法器中的進(jìn)位鏈只

8、有并行進(jìn)位鏈。8. 常用的加法器進(jìn)位鏈結(jié)構(gòu)有哪幾種？五、計算題1 已知X = 0。0101，Y = 0。0011，用補(bǔ)碼一位乘，求XY = ？2 用補(bǔ)碼不恢復(fù)余數(shù)除法求3 已知操作數(shù)Ai,Bi,初始進(jìn)位C0。試寫出C6的邏輯表達(dá)式。六、 設(shè)計題某CPU組成：用SN74181構(gòu)成的ALU一個，選擇器A、B，移位器；通用寄存器 ，暫存器C、D；指令寄存器IR，程序計數(shù)器PC；地址寄存器MAR，數(shù)據(jù)緩沖寄存器MBR，堆棧指針SP；CPU內(nèi)單向數(shù)據(jù)總線一組。(1) 畫出一種CPU數(shù)據(jù)通路框圖（寄存器級）(2) 擬定加法指令A(yù)DD（SP），X（）的指令流程（采用寄存器傳送級語句，如 ），源尋址方式采用堆

9、棧尋址，目的尋址方式采用變址尋址方式。(3) 請安排FT周期的微命令。七綜合應(yīng)用題某計算機(jī)字長16位，CPU內(nèi)部包含如下部件：通用寄存器R0、R1、R2、R3，累加器AC，算術(shù)邏輯單元ALU及其數(shù)據(jù)暫存器A和B，程序計數(shù)器PC，指令寄存器IR，存儲器地址寄存器MAR，存儲器讀數(shù)據(jù)緩沖器MER，存儲器寫數(shù)據(jù)緩沖器MDR。ALU支持加（A+B）、減（A-B）、與（AB）、或（AB）4種算術(shù)邏輯運(yùn)算，分別由Add、Sub、And、Or 4個控制信號控制。所有寄存器、數(shù)據(jù)總線及內(nèi)總線均為16位。題七圖是該CPU內(nèi)部數(shù)據(jù)通路圖。加法運(yùn)算指令 ADD R1，1000H(R2)。其中源操作數(shù)1000H(R2

10、)是基址尋址，目的操作數(shù)R1是寄存器直接尋址，指令編碼長度32位，指令編碼格式如下：請根據(jù)數(shù)據(jù)通路分析該指令執(zhí)行過程，把指令執(zhí)行過程中各時鐘周期的微操作及應(yīng)處于有效狀態(tài)的控制信號填入下表（參照表中已給出的取指令周期的表示方法）。題七圖參考答案：時鐘周期微操作（功能）控制信號取指令T1指令地址送MAR（PCMAR）PCout, MARinT2讀指令送MER（M MER） MARout, MemR, MERinT3PC調(diào)整，指令送IR，譯碼（PC + 2PC， MERIR） PC+2； MERout, IRin取位移量T4T5 計算有效地址T6讀取源操作數(shù)T7T8執(zhí)行指令T9T10評分考慮：（1）指令執(zhí)行總體上應(yīng)該分為取指令、取位移量、計算有效地址、讀取操作數(shù)、執(zhí)行五個周期；指令執(zhí)行總體流程布局正確，可得4分。（2）指令執(zhí)行共需要10個時鐘周期，前3時鐘周期的操作和信號已經(jīng)給出，其余7個時鐘周期的