DDRDDR2DDR3DDR4DDR5

1、DDR=Double Data Rate雙倍速率同步動(dòng)態(tài)隨機(jī)處理器嚴(yán)格的說 DDR應(yīng)該叫DDR SDRAM ,人們習(xí)慣稱為 DDR ,部分初學(xué)者也?？吹?DDR SDRAM ，就認(rèn)為是 SDRAM。其中，SDRAM 是 Synchronous Dynamic Random Access Memory 的縮寫，即同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。而DDR SDRAM 是DoubleData Rate SDRAM的縮寫，是雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的意思。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，仍然沿用SDRAM生產(chǎn)體系，因此對(duì)于內(nèi)存廠商而言，只需對(duì)制造普通SDRAM 的設(shè)備稍加改進(jìn)，即可實(shí)現(xiàn) DDR

2、內(nèi)存的生產(chǎn)，可有效的降低成本。SDRAM在一個(gè)時(shí)鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時(shí)鐘的上升期進(jìn)行數(shù)據(jù)傳輸；而DDR內(nèi)存則是一個(gè)時(shí)鐘周期內(nèi)傳輸兩次次數(shù)據(jù)，它能夠在時(shí)鐘的上升期和下降期 各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存可以在與SDRAM 相同的總線頻率下達(dá)到更高的數(shù)據(jù)傳輸率。與SDRAM 相比：DDR運(yùn)用了更先進(jìn)的同步電路，使指定地址、數(shù)據(jù)的輸送和 輸出主要步驟既獨(dú)立執(zhí)行，又保持與 CPU完全同步；DDR使用了 DLL（Delay LockedLoop ,延時(shí)鎖定回路提供一個(gè)數(shù)據(jù)濾波信號(hào)）技術(shù)，當(dāng)數(shù)據(jù)有效時(shí)，存儲(chǔ)控制器可使用這個(gè)數(shù)據(jù)濾波信號(hào)來精確定位數(shù)據(jù)，每16次輸出一

3、次，并重新同步來自不同存儲(chǔ)器模塊的數(shù)據(jù)。DDR本質(zhì)上不需要提高時(shí)鐘頻率就能加倍提高SDRAM的速度，它允許在時(shí)鐘脈沖的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是標(biāo)準(zhǔn)SDRAM的兩倍。從外形體積上 DDR與SDRAM相比差別并不大，他們具有同樣的尺寸和同樣的 針腳距離。但 DDR為184針腳，比 SDRAM 多出了 16個(gè)針腳，主要包含了新的控 制、時(shí)鐘、電源和接地等信號(hào)。DDR內(nèi)存采用的是支持2.5V電壓的SSTL2標(biāo)準(zhǔn)，而不是SDRAM使用的3.3V電壓的LVTTL標(biāo)準(zhǔn)。DDR內(nèi)存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內(nèi)存顆捶實(shí)際的工作頻率，但是由于 DDR內(nèi)存可以在脈沖的上升和下

4、降沿都傳輸數(shù)據(jù)，因 此傳輸數(shù)據(jù)的等效頻率是工作頻率的兩倍。什么是 DDR1?有時(shí)候大家將老的存儲(chǔ)技術(shù)DDR稱為DDR1 ,使之與 DDR2加以區(qū)分。盡管一般是使用“DDR，但 DDR1與DDR 的含義相同。DDR1規(guī)格DDR-200: DDR-SDRAM記憶芯片在 100 MHz 下運(yùn)行 DDR-266: DDR-SDRAM記憶芯片在 133 MHz 下運(yùn)行 DDR-333: DDR-SDRAM 記憶芯片在 166 MHz 下運(yùn)行 DDR-400: DDR-SDRAM記憶芯片在 200 MHz 下運(yùn)行（JEDEC制定的DDR最高規(guī)格）DDR-500: DDR-SDRAM記憶芯片在 250 MH

5、z 下運(yùn)行（非 JEDEC 制定的 DDR規(guī)格） DDR-600: DDR-SDRAM記憶芯片在 300 MHz 下運(yùn)行（非 JEDEC 制定的DDR 規(guī)格） DDR-700: DDR-SDRAM 記憶芯片在 350 MHz 下運(yùn)行（非 JEDEC 制 定的DDR規(guī)格）123什么是 DDR2?DDR2.2GDDR2 是DDR SDRAM 內(nèi)存的第二代產(chǎn)品。它在 DDR 內(nèi)存技術(shù)的基礎(chǔ)上加 以改進(jìn)，從而其傳輸速度更快（可達(dá) 667MHz ）,耗電量更低，散熱性能更優(yōu)良DDR2 （Double Data Rate 2） SDRAM 是由JEDEC （電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開發(fā)的新生代內(nèi)存技術(shù)

6、標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同是采用了在時(shí)鐘的上升 /下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代 DDR內(nèi)存預(yù)讀取能力 （即：4bit數(shù)據(jù)預(yù)讀?。Q句話說，DDR2 內(nèi)存每個(gè)時(shí)鐘能夠以 4倍外部總線的速度讀 /寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運(yùn)行。DDR2 與DDR 的區(qū)另1、延遲問題：從上表可以看出，在同等核心頻率下，DDR2的實(shí)際工作頻率是 DDR的兩倍。這得益于 DDR2內(nèi)存擁有兩倍于標(biāo)準(zhǔn)DDR內(nèi)存的4BIT預(yù)讀取能力。換句話說，雖然DDR2和DDR 一樣，都采用了在時(shí)鐘的上升延和下降延同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，?DDR2擁

7、有兩倍于 DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說，在同樣100MHz 的工作頻率下，DDR的實(shí)際頻率為 200MHz，而DDR2則可以達(dá)到 400MHz 。這樣也就出現(xiàn)了另一個(gè)問題：在同等工作頻率的DDR和DDR2內(nèi)存中，后者的內(nèi)存延時(shí)要慢于前者。舉例來說，DDR 200和DDR2-400 具有相同的延遲，而后者具有高一倍的帶寬。實(shí)際上，DDR2-400 和DDR 400具有相同的帶寬，它們都是3.2GB/S ,但是 DDR400 的核心工作頻率是200MHz ,而 DDR2-400 的核心工作頻率是100MHz ,也就是說 DDR2-400 的延遲要高于 DDR400 。2、封裝和發(fā)熱量

8、：DDR2內(nèi)存技術(shù)最大的突破點(diǎn)其實(shí)不在于用戶們所認(rèn)為的兩倍于DDR的傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標(biāo)準(zhǔn) DDR的400MHZ 限制。 DDR內(nèi)存通常采用 TSOP芯片封裝形式，這種封裝形式可以很好的工作在200MHz上，當(dāng)頻率更高時(shí)，它過長(zhǎng)的管腳就會(huì)產(chǎn)生很高的阻抗和寄生電容，這會(huì)影響它的穩(wěn)定性和頻率提升的難度。這也就是DDR 的核心頻率很難突破275MHZ 的原因。而 DDR2 內(nèi)存均采用 FBGA 封裝形式。不同于目前廣泛應(yīng)用的 TSOP 封裝形式，F(xiàn)BGA 封裝提供了更好的電氣性能與散熱性， 為 DDR2 內(nèi)存的穩(wěn)定工作與未來頻率的

9、發(fā)展提供了良好的保障。DDR2 內(nèi)存采用 1.8V 電壓，相對(duì)于DDR 標(biāo)準(zhǔn)的 2.5V ，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一點(diǎn)的變化是意義重大的。3.DDR2 采用的新技術(shù)：除了以上所說的區(qū)別外， DDR2 還引入了三項(xiàng)新的技術(shù)，它們是OCD 、 ODT 和Post CAS 。OCD ( Off-Chip Driver )：也就是所謂的離線驅(qū)動(dòng)調(diào)整， DDR II 通過 OCD 可以提高信號(hào)的完整性。 DDR II 通過調(diào)整上拉( pull-up ) /下拉(pull-down )的電阻值使兩者電壓相等。使用 OCD 通過減少 DQ-DQS 的傾斜來提高信號(hào)的完整性；

10、通過控制 電壓來提高信號(hào)品質(zhì)。ODT ： ODT 是內(nèi)建核心的終結(jié)電阻器。我們知道使用 DDR SDRAM 的主板上面為了防止數(shù)據(jù)線終端反射信號(hào)需要大量的終結(jié)電阻。它大大增加了主板的制造成本。實(shí)際上，不同的內(nèi)存模組對(duì)終結(jié)電路的要求是不一樣的，終結(jié)電阻的大小決定了數(shù)據(jù)線的信號(hào)比和反射率，終結(jié)電阻小則數(shù)據(jù)線信號(hào)反射低但是信噪比也較低；終結(jié)電阻高，則數(shù)據(jù)線的信噪比高，但是信號(hào)反射也會(huì)增加。因此主板上的終結(jié)電阻并不能非常好的匹配內(nèi)存模組，還會(huì)在一定程度上影響信號(hào)品質(zhì)。 DDR2 可以根據(jù)自己的特點(diǎn)內(nèi)建合適的終結(jié)電阻， 這樣可以保證最佳的信號(hào)波形。 使用 DDR2 不但可以降低主板成本，還得到了最佳的信

11、號(hào)品質(zhì)，這是DDR 不能比擬的。Post CAS ：它是為了提高DDR II 內(nèi)存的利用效率而設(shè)定的。在Post CAS 操作中， CAS 信號(hào)(讀寫/命令)能夠被插到RAS 信號(hào)后面的一個(gè)時(shí)鐘周期， CAS 命令可以在附加延遲( Additive Latency )后面保持有效。原來的 tRCD ( RAS 到 CAS 和延遲)被 AL ( Additive Latency )所取代， AL 可以在 0 ， 1 ， 2 ， 3 ， 4 中進(jìn)行設(shè)置。由于 CAS 信號(hào)放在了RAS 信號(hào)后面一個(gè)時(shí)鐘周期， 因此 ACT 和 CAS 信號(hào)永遠(yuǎn)也不會(huì)產(chǎn)生碰撞沖突?？偟膩碚f， DDR2 采用了諸多的新

12、技術(shù)，改善了 DDR 的諸多不足，雖然它目前有成本高、延遲慢能諸多不足，但相信隨著技術(shù)的不斷提高和完善，這些問題終將得到解決DDR3 與 DDR2 幾個(gè)主要的不同之處 ：1 .突發(fā)長(zhǎng)度( Burst Length ， BL )由于 DDR3 的預(yù)取為 8bit ，所以突發(fā)傳輸周期( Burst Length ， BL )也固定為8，而對(duì)于 DDR2 和早期的 DDR 架構(gòu)系統(tǒng)， BL=4 也是常用的， DDR3 為此增加了一個(gè)4bit Burst Chop (突發(fā)突變)模式 ，即由一個(gè)BL=4 的讀取操作加上一個(gè)BL=4 的寫入操作來合成一個(gè)BL=8 的數(shù)據(jù)突發(fā)傳輸， 屆時(shí)可通過A12 地址線

13、來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內(nèi)存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制（如4bit順序突發(fā)）。2 .尋址時(shí)序（Timing ）就像DDR2從DDR轉(zhuǎn)變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2 有所提高。 DDR2的CL范圍一般在 25之間，而 DDR3則在511之間， 且附加延遲（AL）的設(shè)計(jì)也有所變化。DDR2時(shí)AL的范圍是 04,而DDR3時(shí)AL有三種選項(xiàng)，分別是0、CL-1和DDR3CL-2。另外，DDR3還新增加了一個(gè)時(shí)序參數(shù)一一寫入延遲（CWD ）,這一參數(shù)將根據(jù)具體的工作頻率而定。DDR2內(nèi)存的頻率其中DD

14、R2 的頻率對(duì)照表如右圖所示。3 . DDR3新增的重置（Reset ）功能重置是DDR3新增的一項(xiàng)重要功能，并為此專門準(zhǔn)備了一個(gè)引腳。DRAM業(yè)界很早以前就要求增加這一功能，如今終于在DDR3上實(shí)現(xiàn)了。這一引腳將使 DDR3的初始化處理變得簡(jiǎn)單。當(dāng)Reset命令有效時(shí)，DDR3內(nèi)存將停止所有操作，并切換至最少量活動(dòng)狀態(tài)，以節(jié)約電力。在Reset期間，DDR3內(nèi)存將關(guān)閉內(nèi)在的大部分功能，所有數(shù)據(jù)接收與發(fā)送器都將關(guān)閉，所有內(nèi)部的程序裝置將復(fù)位，DLL （延遲鎖相環(huán)路）與時(shí)鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動(dòng)靜。這樣一來，將使DDR3達(dá)到最節(jié)省電力的目的。4 . DDR3新增ZQ校準(zhǔn)功能

15、ZQ也是一個(gè)新增的腳，在這個(gè)引腳上接有一個(gè)240歐姆的低公差參考電阻。這個(gè)引腳通過一個(gè)命令集，通過片上校準(zhǔn)引擎（On-Die Calibration Engine , ODCE ）來自動(dòng)校驗(yàn)數(shù)據(jù)輸出驅(qū)動(dòng)器導(dǎo)通電阻與ODT的終結(jié)電阻值。當(dāng)系統(tǒng)發(fā)出這一指令后，將用相應(yīng)的時(shí)鐘周期（在加電與初始化之后用512個(gè)時(shí)鐘周期，在退出自刷新操作后64 個(gè)時(shí)鐘周期）對(duì)導(dǎo)通電阻和ODT 電阻進(jìn)行用 256 個(gè)時(shí)鐘周期、在其他情況下用重新校準(zhǔn)。參考電壓分成兩個(gè)在 DDR3 系統(tǒng)中，對(duì)于內(nèi)存系統(tǒng)工作非常重要的參考電壓信號(hào) VREF 將分為兩個(gè)信號(hào)，即為命令與地址信號(hào)服務(wù)的 VREFCA 和為數(shù)據(jù)總線服務(wù)的 VREFD

16、Q ，這將有效地提高系統(tǒng)數(shù)據(jù)總線的信噪等級(jí)。點(diǎn)對(duì)點(diǎn)連接（ Point-to-Point ， P2P ）這是為了提高系統(tǒng)性能而進(jìn)行的重要改動(dòng)，也是DDR3 與 DDR2 的一個(gè)關(guān)鍵區(qū)別。在 DDR3 系統(tǒng)中，一個(gè)內(nèi)存控制器只與一個(gè)內(nèi)存通道打交道，而且這個(gè)內(nèi)存通道只能有一個(gè)插槽，因此，內(nèi)存控制器與DDR3 內(nèi)存模組之間是點(diǎn)對(duì)點(diǎn)（ P2P ）的關(guān)系（單物理 Bank 的模組），或者是點(diǎn)對(duì)雙點(diǎn)（ Point-to-two-Point ， P22P ）的關(guān)系（雙物理 Bank 的模組），從而大大地減輕了地址/命令/ 控制與數(shù)據(jù)總線的負(fù)載。而在內(nèi)存模組方面，與DDR2 的類別相類似，也有標(biāo)準(zhǔn)DIMM （臺(tái)

17、式 PC ）、SO-DIMM/Micro-DIMM （筆記本電腦）、 FB-DIMM2 （服務(wù)器）之分，其中第二代FB-DIMM 將采用規(guī)格更高的 AMB2 （高級(jí)內(nèi)存緩沖器）。面向 64 位構(gòu)架的 DDR3 顯然在頻率和速度上擁有更多的優(yōu)勢(shì)， 此外， 由于 DDR3所采用的根據(jù)溫度自動(dòng)自刷新、 局部自刷新等其它一些功能， 在功耗方面DDR3 也要出色得多 ，因此，它可能首先受到移動(dòng)設(shè)備的歡迎，就像最先迎接DDR2 內(nèi)存的不是臺(tái)式機(jī)而是服務(wù)器一樣。在CPU 外頻提升最迅速的 PC 臺(tái)式機(jī)領(lǐng)域， DDR3 未來也是一片光明。目前Intel 預(yù)計(jì)在明年第二季所推出的新芯片 -熊湖 （Bear La

18、ke） ，其將支持 DDR3 規(guī)格，而 AMD 也預(yù)計(jì)同時(shí)在 K9 平臺(tái)上支持DDR2 及 DDR3 兩種規(guī)格。DDR4據(jù)介紹美國 JEDEC 將會(huì)在不久之后啟動(dòng)DDR4 內(nèi)存峰會(huì)，而這也標(biāo)志著DDR4標(biāo)準(zhǔn)制定工作的展開。 一般認(rèn)為這樣的會(huì)議召開之后新產(chǎn)品將會(huì)在3 年左右的時(shí)間內(nèi)上市，而這也意味著我們將可能在2011 年的時(shí)候使用上DDR4 內(nèi)存，最快也有可能會(huì)提前到 2010 年。JEDEC 表示在 7 月份于美國召開的存儲(chǔ)器大會(huì) MEMCON07SanJose 上時(shí)就考慮過 DDR4 內(nèi)存要盡可能得繼承 DDR3 內(nèi)存的規(guī)格。 使用 Single-endedSignaling（ 傳統(tǒng) SE

19、 信號(hào) ）信號(hào)方式則表示64-bit 存儲(chǔ)模塊技術(shù)將會(huì)得到繼承。 不過據(jù)說在召開此次的 DDR4 峰會(huì)時(shí)， DDR4 內(nèi)存不僅僅只有Single-endedSignaling 方式，大會(huì)同時(shí)也推出了基于微分信號(hào)存儲(chǔ)器標(biāo)準(zhǔn)的 DDR4 內(nèi)存。DDR4 規(guī)格因此 DDR4 內(nèi)存將會(huì)擁有兩種規(guī)格。其中使用 Single-endedSignaling 信號(hào)的DDR4內(nèi)存其傳輸速率已經(jīng)被確認(rèn)為1.63.2Gbps，而基于差分信號(hào)技術(shù)的DDR4內(nèi)存其傳輸速率則將可以達(dá)到 6.4Gbps 。 由于通過一個(gè)DRAM 實(shí)現(xiàn)兩種接口基本上是不可能的， 因此 DDR4 內(nèi)存將會(huì)同時(shí)存在基于傳統(tǒng)SE 信號(hào)和微分信號(hào)的兩種規(guī)格產(chǎn)品。根據(jù)多位半導(dǎo)體業(yè)界相關(guān)人員的介紹，DDR4 內(nèi)存將會(huì)是Single-endedSignaling（ 傳統(tǒng) SE