arm-FPGA-DSP-PLC區(qū)別

1、選什么選嘛？任一個做好了都很不錯，有能力的可以去做DSP，當然要入道深的話應(yīng)該把數(shù)字信號處理的理論弄熟了，否則就是一輩子的Coding！說白了，ARM只是個平臺（DSP也是），關(guān)鍵還要看應(yīng)用，產(chǎn)品規(guī)劃出來了，依需求而選擇是用DSP、ARM還是51。順便延伸一下，DSP/MCU/MPU是平臺，計算機語言也是平臺，太執(zhí)拗與某一類平臺實在不是技術(shù)精進的正途。學(xué)武的初學(xué)者經(jīng)常落入該學(xué)刀還是學(xué)劍還是學(xué)棍等等的迷惘中，殊不知對常人來說人一樣學(xué)好了其實都是足以笑傲同儕的，如果一個學(xué)劍的天才誤學(xué)了刀或棍，那是武林的不幸，也是學(xué)武者本身的不幸，不過這種事例實在少而又少。作DSP就要做算法，不做算法的話和ARM差

2、不多。做DSP別做硬件，因為確實沒什么好做得作DSP推薦你做高端的，低端的還不如51讓你學(xué)到的知識多（算法除外）呵呵俺作了幾年的DSP，有此體會，本人能力有限，現(xiàn)在專攻linux去了。無所謂的。你什么學(xué)好了都行。這不搪塞你。arm是操作系統(tǒng)難。dsp是算法難。至于前途什么都可以都可以,ARM廣一些,以ARM為重點,有時間則看一下DSP其實大家在接觸一個新事物的時候都是陌生的，但是接觸大的時間長了，自然就成為習(xí)慣了，所以我感覺搞那個都是可以的，關(guān)鍵是自己需要全身心的投入才行。在當前的主流開發(fā)語言中，c/c+一般用在底層和桌面程序；java開發(fā)的桌面應(yīng)用和RIA應(yīng)用可以說少之又少；php,pyth

3、on等一般只是用在web開發(fā)上；而只有C#，它可以用來開發(fā)桌面應(yīng)用程序、Web應(yīng)用程序、RIA應(yīng)用程序（Silverlight），和智能手機應(yīng)用程序(當然，將來肯定也會包括windows平板電腦應(yīng)用)?？梢哉f是當前應(yīng)用領(lǐng)域最廣，最全面的高級開發(fā)語言。-1.桌面應(yīng)用程序這個就不用多說了，當前Win桌面應(yīng)用程序的首選。在WinXP以前，由于需要單獨安裝.NET Framework，用C#開發(fā)的桌面應(yīng)用程序比較少。現(xiàn)在，隨著Win7的普及（Win7自帶.NET Framework3.0），C#桌面應(yīng)用一定會越來越多。典型應(yīng)用：fetion(飛信)。2.Web應(yīng)用這個可能被認為是弱

4、項。因為php,java等占有率高。但毫無疑問，沒有人能忽視C#在該領(lǐng)域的地位。除了微軟自己旗下的大型網(wǎng)站(msn,hotmail等)，是用的C#，其他的國內(nèi)外應(yīng)用也是多不勝數(shù)。典型應(yīng)用如：國外的myspace,dell,newegg，國內(nèi)的360buy,dangdang,vancl,sdo,ctrip,58,dianping等等。企業(yè)級的如：招商網(wǎng)銀等。3.RIA應(yīng)用程序這方面的對手只有Adobe的flash了，作為后起之秀，Silverlight短短幾年已經(jīng)升級到4.0版本，相關(guān)應(yīng)用也越來越多。有人說html5時代到了，不需要它?？蒱tml5說到底也只是html標簽，功能畢竟有限，高級功能

5、肯定需要插件來擴展。就像現(xiàn)在的html需要js來增強功能,將來的html5時代也離不開silverlight,flash。典型應(yīng)用如：pptv(4.智能手機應(yīng)用這方面可以說是唯一的短板了，因為windows phone/mobile的占有率太小。但隨著諾基亞和微軟的結(jié)盟，wp7的前景相信無人能夠小覷。c#是為.NET量身定做的語言.封閉能力太強了.豐富的類的特性.要什么有什么.MSDN看看吧.ARM DSP FPGA CPLD區(qū)別  2011-05-04 10:59:58|  分類： 嵌入式基礎(chǔ)知識學(xué)|舉報|字號 訂閱

6、60;    ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計了大量高性能、廉價、耗能低的RISC處理器、相關(guān)技術(shù)及軟件，同時，ARM也是單片機。ARM架構(gòu)是面向低預(yù)算市場設(shè)計的第一款RISC微處理器，基本是32位單片機的行業(yè)標準，它提供一系列內(nèi)核、體系擴展、微處理器和系統(tǒng)芯片方案，四個功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來配置生產(chǎn)。     由于所有產(chǎn)品均采用一個通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運行。目前ARM在手持設(shè)備市場占有90以上的份額，可以有效地縮短應(yīng)

7、用程序開發(fā)與測試的時間，也降低了研發(fā)費用。      DSP（digital singnal processor）是一種獨特的微處理器，有自己的完整指令系統(tǒng)，是以數(shù)字信號來處理大量信息的器件。一個數(shù)字信號處理器在一塊不大的芯片內(nèi)包括有控制單元、運算單元、各種寄存器以及一定數(shù)量的存儲單元等等，在其外圍還可以連接若干存儲器，并可以與一定數(shù)量的外部設(shè)備互相通信，有軟、硬件的全面功能，本身就是一個微型計算機。      DSP采用的是哈佛設(shè)計，即數(shù)據(jù)總線和地址總線分開，使程序和數(shù)據(jù)分別存儲在兩個分開的空間，允許取

8、指令和執(zhí)行指令完全重疊。也就是說在執(zhí)行上一條指令的同時就可取出下一條指令，并進行譯碼，這大大的提高了微處理器的速度 。另外還允許在程序空間和數(shù)據(jù)空間之間進行傳輸，因為增加了器件的靈活性。其工作原理是接收模擬信號，轉(zhuǎn)換為0或1的數(shù)字信號，再對數(shù)字信號進行修改、刪除、強化，并在其他系統(tǒng)芯片中把數(shù)字數(shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且其實時運行速度可達每秒數(shù)以千萬條復(fù)雜指令程序，遠遠超過通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。     它的強大數(shù)據(jù)處理能力和高運行速度，是最值得稱道的兩大特色。由于它運算能力很強，速度

9、很快，體積很小，而且采用軟件編程具有高度的靈活性，因此為從事各種復(fù)雜的應(yīng)用提供了一條有效途徑。根據(jù)數(shù)字信號處理的要求，DSP芯片一般具有如下主要特點：（1）在一個指令周期內(nèi)可完成一次乘法和一次加法；（2）程序和數(shù)據(jù)空間分開，可以同時訪問指令和數(shù)據(jù)；（3）片內(nèi)具有快速RAM，通常可通過獨立的數(shù)據(jù)總線在兩塊中同時訪問；（4）具有低開銷或無開銷循環(huán)及跳轉(zhuǎn)的硬件支持； （5）快速的中斷處理和硬件I/O支持； （6）具有在單周期內(nèi)操作的多個硬件地址產(chǎn)生器； （7）可以并行執(zhí)行多個操作； （8）支持流水線操作，使取指、譯碼和執(zhí)行等操作可以重疊執(zhí)行。 

10、60;  當然，與通用微處理器相比，DSP芯片的其他通用功能相對較弱些。      FPGA(Field Programmable Gate Array)（現(xiàn)場可編程門陣列）的縮寫，它是在PAL、GAL、PLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物，是專用集成電路（ASIC）中集成度最高的一種。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和

11、內(nèi)部連線（Interconnect）三個部分。     用戶可對FPGA內(nèi)部的邏輯模塊和I/O模塊重新配置，以實現(xiàn)用戶的邏輯。它還具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路，F(xiàn)PGA既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點?？梢院敛豢鋸埖闹v，F(xiàn)PGA能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡單的74電路，都可以用FPGA來實現(xiàn)。FPGA如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語言自由的設(shè)計一個數(shù)字系

12、統(tǒng)。通過軟件仿真，我們可以事先驗證設(shè)計的正確性。在PCB完成以后，還可以利用FPGA的在線修改能力，隨時修改設(shè)計而不必改動硬件電路。使用FPGA來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減少PCB面積，提高系統(tǒng)的可靠性。      FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此工作時需要對片內(nèi)的RAM進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用

13、的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當需要修改FPGA功能時，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活?？梢哉f，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前FPGA的品種很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。          那么它們的區(qū)別有哪些呢？     ARM具有比較

14、強的事務(wù)管理功能，可以用來跑界面以及應(yīng)用程序等，其優(yōu)勢主要體現(xiàn)在控制方面，而DSP主要是用來計算的，比如進行加密解密、調(diào)制解調(diào)等，優(yōu)勢是強大的數(shù)據(jù)處理能力和較高的運行速度。FPGA可以用VHDL或verilogHDL來編程，靈活性強，由于能夠進行編程、除錯、再編程和重復(fù)操作，因此可以充分地進行設(shè)計開發(fā)和驗證。當電路有少量改動時，更能顯示出FPGA的優(yōu)勢，其現(xiàn)場編程能力可以延長產(chǎn)品在市場上的壽命，而這種能力可以用來進行系統(tǒng)升級或除錯。作為Processor，這幾種器件有什么有優(yōu)缺點。其實C51，ARM，DSP都不是單獨作為芯片來提供給用戶的，都要加一些外圍電路來支持。例如：memory cont

15、roller,interrupt controller,timer,UART,SPI,I2C 等等。所以要比較最好從processor的角度來比較他們。   (1).C51是8位的；ARM是32位的；DSP有16位的，也有更高的。   (2).所有說從運算能力上看，C51最弱，DSP最強，ARM居中。   (3).結(jié)構(gòu)差別較大，C51最簡單，是一般的馮諾伊曼結(jié)構(gòu)；ARM9以上是哈佛結(jié)構(gòu)的RISC；DSP一般使用哈佛結(jié)構(gòu)。   (4).C51一般芯片面積非常小，工作頻率很低（一般是10多MHz，有的是24M

16、Hz），所以功耗低。DSP則頻率很高(高的達到300MHz 以上)，所以功耗大。ARM芯片面積也很小，ARM7是0.55平方毫米，功耗也比較小。頻率大約在（幾十到200MHz之間）   (5).所以一般C51主要應(yīng)用于不需要太多計算量的控制類系統(tǒng)。一般配有豐富的外圍module。DSP則主要應(yīng)用于需要進行復(fù)雜計算的高端系統(tǒng)，例如圖像處理，加密解密，導(dǎo)航系統(tǒng)等，外圍module一般較少。ARM是C51和DSP之間的一個折衷。   (6).強調(diào)一點：C51的性能遠不如ARM和DSP，但仍然占據(jù)重要的一席之地，原因就是性能價格比。因為它太成熟了，太小

17、了，太便宜了。而在一些需要復(fù)雜計算的領(lǐng)域，DSP也不可或缺。ARM的成功就是他找到了一個折衷點，并且建立了一個非常靈活的商業(yè)模型。CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件，是從PAL和GAL器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。其基本設(shè)計方法是借助集成開發(fā)軟件平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標文件，通過下載電纜（“在系統(tǒng)”編程）將代碼傳送到目標芯片中，實現(xiàn)設(shè)計的數(shù)字系統(tǒng).FPGA和CPLD的區(qū)別  FPGA與CPLD

18、的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點和工作原理。通常的分類方法是：將以乘積項結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。    將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。    盡管FPGA和CPLD都是可編程ASIC器件,有很多共同特點,但由于CPLD和FPGA結(jié)構(gòu)上的差異,具

19、有各自的特點:CPLD更適合完成各種算法和組合邏輯,FPGA更適合于完成時序邏輯。換句話說,FPGA更適合于觸發(fā)器豐富   的結(jié)構(gòu),而CPLD更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的,而FPGA的分段式布線結(jié)構(gòu)決定了其延   遲的不可預(yù)測性。在編程上FPGA比CPLD具有更大的靈活性。CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程,FPGA主要   通過改變內(nèi)部連線的布線來編程;FPGA可在邏輯門下編程,而CPLD是在邏輯塊下編程。FPGA的集成度比CPLD高,具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實現(xiàn)。CPLD比F

20、PGA使用起來更方便。CPLD的編程采用E2PROM或FASTFLASH技術(shù),無需外部存儲器芯片,使用簡   單。而FPGA的編程信息需存放在外部存儲器上,使用方法復(fù)雜。CPLD的速度比FPGA快,并且具有較大的時間可預(yù)測性。這是由于FPGA是門級編程,并且CLB之間采用分布   式互聯(lián),而CPLD是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。在編程方式上,CPLD主要是基于E2PROM或FLASH存儲器編程,編程次數(shù)可達1萬次,優(yōu)點是系統(tǒng)斷電時編程   信息也不丟失。CPLD又可分為在編程器上編程和在系統(tǒng)編程兩類。FPGA大部分是基于SRAM編程,編程信 &

21、#160; 息在系統(tǒng)斷電時丟失,每次上電時,需從器件外部將編程數(shù)據(jù)重新寫入SRAM中。其優(yōu)點是可以編程任意     次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。CPLD保密性好,FPGA保密性差。情況下,CPLD的功耗要比FPGA大,且集成度越高越明顯。arm是一種嵌入式芯片，比單片機功能強，可以針對需要增加外設(shè)。類似于通用cpu，但是不包括桌面計算機。DSP主要用來計算，計算功能很強悍，一般嵌入式芯片用來控制，而DSP用來計算，譬如一般手機有一個arm芯片，主要用來跑界面，應(yīng)用程序，DSP可能有兩個，adsp,mdsp，或一個，主要是加密解密，調(diào)制解調(diào)等。FP

22、GA和CPLD都是可編程邏輯器件，都可以用VHDL或verilog HDL來編程，一般CPLD使用乘積項技術(shù)，粒度粗些；FPGA使用查找表技術(shù)，粒度細些，適用觸發(fā)器較多的邏輯。其實多數(shù)時候都忽略它們的差異，見一般在設(shè)計ASIC芯片時要用FPGA驗證，然后再把VHDL等程序映射為固定的版圖，制作ASIC芯片，在設(shè)計VHDL程序時，有可能要使用C仿真。SOC就是單片系統(tǒng)，主要是器件太多設(shè)計復(fù)雜，成本高，可靠性差等缺點，所以單片系統(tǒng)是一個發(fā)展趨勢。SOPC就是可編程芯片系統(tǒng)，就是可以用FPGA/CPLD實現(xiàn)一個單片系統(tǒng)，譬如altera的Nios軟核處理器嵌入到Stratix中。FPGA與

23、CPLD的區(qū)別系統(tǒng)的比較,與大家共享：盡管和都是可編程器件,有很多共同特點,但由于和結(jié)構(gòu)上的差異,具有各自的特點:更適合完成各種算法和組合邏輯, 更適合于完成時序邏輯。換句話說,更適合于觸發(fā)器豐富的結(jié)構(gòu),而更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的,而的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。在編程上比具有更大的靈活性。通過修改具有固定內(nèi)連電路的邏輯功能來編程,主要通過改變內(nèi)部連線的布線來編程; 可在邏輯門下編程,而是在邏輯塊下編程。的集成度比高,具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實現(xiàn)。比使用起來更方便。的編程采用2或技術(shù),無需外部存儲器芯片,使用簡單。

24、而的編程信息需存放在外部存儲器上,使用方法復(fù)雜。的速度比快,并且具有較大的時間可預(yù)測性。這是由于是門級編程,并且之間采用分布式互聯(lián),而是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。在編程方式上,主要是基于2或存儲器編程,編程次數(shù)可達1萬次,優(yōu)點是系統(tǒng)斷電時編程信息也不丟失。又可分為在編程器上編程和在系統(tǒng)編程兩類。大部分是基于編程,編程信息在系統(tǒng)斷電時丟失,每次上電時,需從器件外部將編程數(shù)據(jù)重新寫入中。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。保密性好,保密性差。一般情況下,的功耗要比大,且集成度越高越明顯。隨著復(fù)雜可編程邏輯器件(CPLD)密度的提高,數(shù)字

25、器件設(shè)計人員在進行大型設(shè)計時,既靈活又容易,而且產(chǎn)品可以很快進入市場。許多設(shè)計人員已經(jīng)感受到CPLD容易使用、時序可預(yù)測和速度高等優(yōu)點,然而,在過去由于受到CPLD密度的限制,他們只好轉(zhuǎn)向FPGA和ASIC?，F(xiàn)在,設(shè)計人員可以體會到密度高達數(shù)十萬門的CPLD所帶來的好處。CPLD結(jié)構(gòu)在一個邏輯路徑上采用1至16個乘積項,因而大型復(fù)雜設(shè)計的運行速度可以預(yù)測。因此,原有設(shè)計的運行可以預(yù)測,也很可靠,而且修改設(shè)計也很容易。CPLD在本質(zhì)上很靈活、時序簡單、路由性能極好,用戶可以改變他們的設(shè)計同時保持引腳輸出不變。與FPGA相比,CPLD的I/O更多,尺寸更小。如今,通信系統(tǒng)使用很多標準,必須根據(jù)客戶

26、的需要配置設(shè)備以支持不同的標準。CPLD可讓設(shè)備做出相應(yīng)的調(diào)整以支持多種協(xié)議,并隨著標準和協(xié)議的演變而改變功能。這為系統(tǒng)設(shè)計人員帶來很大的方便,因為在標準尚未完全成熟之前他們就可以著手進行硬件設(shè)計,然后再修改代碼以滿足最終標準的要求。CPLD的速度和延遲特性比純軟件方案更好,它的NRE費用低於ASIC,更靈活,產(chǎn)品也可以更快入市。CPLD可編程方案的優(yōu)點如下：邏輯和存儲器資源豐富(Cypress Delta39K200的RAM超過480 Kb)帶冗余路由資源的靈活時序模型改變引腳輸出很靈活可以裝在系統(tǒng)上后重新編程I/O數(shù)目多具有可保證性能的集成存儲器控制邏輯提供單片CPLD和可編程PHY方案由

27、于有這些優(yōu)點,設(shè)計建模成本低,可在設(shè)計過程的任一階段添加設(shè)計或改變引腳輸出,可以很快上市CPLD的結(jié)構(gòu)CPLD是屬於粗粒結(jié)構(gòu)的可編程邏輯器件。它具有豐富的邏輯資源(即邏輯門與寄存器的比例高)和高度靈活的路由資源。CPLD的路由是連接在一起的,而FPGA的路由是分割開的。FPGA可能更靈活,但包括很多跳線,因此速度較CPLD慢。CPLD以群陣列（array of clusters）的形式排列,由水平和垂直路由通道連接起來。這些路由通道把信號送到器件的引腳上或者傳進來,并且把CPLD內(nèi)部的邏輯群連接起來。CPLD之所以稱作粗粒,是因為,與路由數(shù)量相比,邏輯群要大得到。CPLD的邏輯群比FPGA的基

28、本單元大得多,因此FPGA是細粒的。CPLD的功能塊CPLD最基本的單元是宏單元。一個宏單元包含一個寄存器(使用多達16個乘積項作為其輸入)及其它有用特性。因為每個宏單元用了16個乘積項,因此設(shè)計人員可部署大量的組合邏輯而不用增加額外的路徑。這就是為何CPLD被認為是"邏輯豐富"型的。宏單元以邏輯模塊的形式排列(LB),每個邏輯模塊由16個宏單元組成。宏單元執(zhí)行一個AND操作,然后一個OR操作以實現(xiàn)組合邏輯。每個邏輯群有8個邏輯模塊,所有邏輯群都連接到同一個可編程互聯(lián)矩陣。每個群還包含兩個單端口邏輯群存儲器模塊和一個多端口通道存儲器模塊。前者每模塊有8,192b存儲器,后者包含4,096b專用通信存儲器且可配置為單端口、多端口或帶專用控制邏輯的FIFO。CPLD有什麼好處？I/O數(shù)量多CPLD的好處之一是在給定的器件密度上可提供更多的I/O數(shù),有時甚至高達70%。時序模型簡單CPLD優(yōu)于其它可編程結(jié)構(gòu)之處在于它具有簡單且可預(yù)測的時序模型。這種簡單的時序模型主要應(yīng)歸功于CPLD的粗粒度特性。CPLD可在給定的時間內(nèi)提供較寬的相等狀態(tài),而與路由無關(guān)。這一能力是設(shè)計成功的關(guān)鍵,不但可加速初始設(shè)計工作,而且可加快設(shè)計調(diào)試過程。