數(shù)字集成電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告

1、哈爾濱理工大學(xué)數(shù)字集成電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告學(xué)院：應(yīng)用科學(xué)學(xué)院專(zhuān)業(yè)班級(jí)：電科12-1班學(xué)號(hào)：32姓名：周龍指導(dǎo)教師：劉倩2015年5月20日實(shí)驗(yàn)一、反相器版圖設(shè)計(jì)1 .實(shí)驗(yàn)?zāi)康?)、熟悉mos晶體管版圖結(jié)構(gòu)及繪制步驟；2)、熟悉反相器版圖結(jié)構(gòu)及版圖仿真；2 .實(shí)驗(yàn)內(nèi)容1)繪制PMOS布局圖；2)繪制NMOS布局圖；3)繪制反相器布局圖并仿真；3 .實(shí)驗(yàn)步驟1、繪制PMOS布局圖：(1)繪制NWell圖層；(2)繪制Active圖層；(3)繪制PSelect圖層；(4)繪制Poly圖層；(5)繪制ActiveContact圖層；(6)繪制Metal1圖層；設(shè)計(jì)規(guī)則檢查；(8)檢查錯(cuò)誤；(9)修改錯(cuò)誤；

2、(10)截面觀察；2、繪制NMOS布局圖：(1)新增NMOS組件；(2)編輯NMOS組件；(3)設(shè)計(jì)導(dǎo)覽；3、繪制反相器布局圖：(1)取代設(shè)定；(2)編輯組件；(3)坐標(biāo)設(shè)定；(4)復(fù)制組件；(5)引用nmos組件；(6)弓I用pmos組件；(7)設(shè)計(jì)規(guī)則檢查；(8)新增PMOS基板節(jié)點(diǎn)組件；(9)編輯PMOS基板節(jié)點(diǎn)組件；(10)新增NMOS基板接觸點(diǎn)；(11)編輯NMOS基板節(jié)點(diǎn)組件；(12)引用Basecontactp組件;(13)引用Basecontactn組件;(14)連接閘極Poly;(15)連接汲極；(16)繪制電源線；(17)標(biāo)出Vdd與GND節(jié)點(diǎn)；(18)連接電源與接觸點(diǎn)；(

3、19)加入輸入端口；(20)加入輸出端口；(21)更改組件名稱(chēng)；(22)將布局圖轉(zhuǎn)化成T-Spice文件；(23)T-Spice模擬；4 .實(shí)驗(yàn)結(jié)果nmos版圖RtU*#力工pmos版圖反相器的版圖反相器的spice文件Ifirin?* c.Dolyl-Polyift>p£p蝴* NWEHJLIZAlIiiJESr1i”lbt5*5|T2-O¥Ti(5.5r15.515-*dd(2Sr9?.5|t4-詡楣露T|.二業(yè)bXtaaoiEE%lZipIcel，,imdlelj,mlL_1.1bedS*EUQIJT±TddVcLdPZCfli-zu¥-3i

4、iELJeLl.D?AnidiTifi沅弋或eBirlk51j-?.S占:二，七二H-OTTiLEDCgNJ!C£L2UW-5UTB2DPJLIUGATESOiZHCZBULK51E51IO)tFMU1必詡U占_口LFL口師PVL5EI0.D5.U10HWn10011工口口川-ztrxj/opiii口hirfrlwd-tilC-jflu匚trailif|Jk|vi；dljT|* TDcal可皿色34十To.a.1ELatrw»r注:£善Tisc-alth,為ofShnxtad.ELanBwn.tiaiditveLttCi-xiSizhafePICCf1Ja:b*

5、E黑匕gRdGTlttJiSiMJTlfpi?idSI電口口皿刑。反相器的仿真曲線5.實(shí)驗(yàn)結(jié)論通過(guò)對(duì)仿真曲線的分析，當(dāng)輸入為高電平時(shí)，輸出為低電平；當(dāng)輸入為低電平時(shí)，輸出為高電平。所以通過(guò)版圖仿真曲線的分析，我們所繪制的版圖具有反相器的功能。實(shí)驗(yàn)二、反相器的電路設(shè)計(jì)1. 實(shí)驗(yàn)?zāi)康模?、熟悉靜態(tài)互補(bǔ)反相器電路；2、掌握反相器靜態(tài)及瞬態(tài)測(cè)試方法；3、了解晶體管尺寸大小對(duì)反相器性能的影響。2. 實(shí)驗(yàn)內(nèi)容：1、 繪制反相器電路圖；2、 反相器瞬時(shí)分析；3、 反相器直流分析；4、觀察晶體管寬長(zhǎng)比對(duì)VTC曲線的影響；5、觀察電源電壓比對(duì)VTC曲線的影響。3. 實(shí)驗(yàn)步驟：1、繪制反相器電路圖：(1) 編輯模

6、塊；(2)從組件庫(kù)引用模塊；(3)編輯反相器；(4)加入聯(lián)機(jī)；(5)加入輸入端口與輸出端口；(6)建立反相器符號(hào)；(7)加入輸入端口與輸出端口；(8)更改模塊名稱(chēng)；(9)輸出成SPICER件；2、反相器瞬時(shí)分析：(l)復(fù)制inv模塊；(2)打開(kāi)inv模塊；(3)加入工作電源；(4)加入輸入信號(hào)；(5)更改模塊名稱(chēng)；(6)輸出成SPICES(7)加載包含文件；(8)分析設(shè)定(9)輸出設(shè)定；(10)進(jìn)行模擬；(11)觀看結(jié)果；(12)分析結(jié)果；(13)時(shí)間分析；(14)進(jìn)行模擬；(15)觀看時(shí)間分析結(jié)果；(16)測(cè)試上升時(shí)間(tr)、從輸入到輸出的延遲(tpHL,tpLH),并手工計(jì)算反相器的門(mén)延

7、遲tp。(17)選中反相器當(dāng)中的nmos或者pmos晶體管，選擇Edit-EditObject命令，按(18)中的要求修改Properties中晶體管的寬度W,保存后重新進(jìn)行反相器的瞬態(tài)分析，并測(cè)量輸出的下降延遲(tf)、上升時(shí)間(tr)、從輸入到輸出的延遲(tpHL,tpLH),并計(jì)算反相器的門(mén)延遲tp。觀察晶體管大小改變后對(duì)延遲的影響。另：晶體管的寬度W也可以在文件中直接改變M1或者M(jìn)2描述語(yǔ)句中W后的數(shù)值。(18)晶體管寬度W修改要求：示例中nmos晶體管M1和pmos晶體管M2大小相同，長(zhǎng)L=2,寬W=22。修改時(shí)要求(I)修改pmos晶體管M2的寬度,nmos晶體管M1大小保持不變，

8、使得M1<M2;（II）修改nmos晶體管M1的寬度，pmos晶體管M2大小保持不變，使得M1>M2。3、反相器直流分析：復(fù)制inv模塊；（2）打開(kāi)inv模塊；加入工作電源；（4）加入輸入信號(hào)（5）更改模塊名稱(chēng)；（6）編輯Sourcevdc對(duì)象；（7）輸出成SPICEfr;（8）加載包含文件；（9）分析設(shè)定；（10）輸出設(shè)定；（11）進(jìn)行模寸K;（12）觀看結(jié)果；4、觀察晶體管寬長(zhǎng)比對(duì)VTC曲線的影響：選中反相器當(dāng)中的nmos或者pmos晶體管，選才EEdit-EditObject命令，按要求修改Properties中晶體管的寬度W,保存后重新進(jìn)行反相器的掃描分析，觀察晶體管大小改

9、變后對(duì)VTC曲線的影響。另：晶體管的寬度W也可以在文件中直接改變M1或者M(jìn)2描述語(yǔ)句中W后的數(shù)值。晶體管寬度W修改要求：示例中nmos晶體管M1和pmos晶體管M2大小相同，長(zhǎng)L=2,寬W=22。修改時(shí)要求（I）修改pmos晶體管M2的寬度，nmos晶體管M1大小保持不變，使得M1<M2;（II）修改nmos晶體管M1的寬度，pmos晶體管M2大小保持不變，使得M1>M2。5、觀察電源電壓比對(duì)VTC曲線的影響：修改電源電壓vvdd的電壓值，查看電源電壓改變對(duì)VTC曲線的影響。4.實(shí)驗(yàn)結(jié)果反相器的電路圖加入輸入電壓信號(hào)及反相器的spicce文件*野HEfcj&Edi*1g*3

10、Q3WltKXI.on"0£013H£4110lZ>-rj：.mt-E.Ahwr'iT3pIMW111WJ4_I11-5rtadH,IiH4/gplaggMtlKl4-b4ftAv工即叫l(wèi)»q«?omMnn.<.、F>rS&*f1jirniM-"p?xth.u41*n4hS1rty_tt«-a*.E"* Jpsf11*«">1VbtiJAi.erih«hLf«hlitkl.* 1"兩wv.t苒F.* l«ihGlEC

11、UXLtJlW_5上MK3WT劃。1點(diǎn)口gNKSSK曰"看西""rWlU*6p峰3”S2OUTmVddVUdPK3L-Zu?-ZZBW0”FI-Z1UAJ-SCpF3-ZVlvdd3H£.0丫彳IWOrdpuL9e-CO.d5,00LDnIdaIEhTI»帥*LndOfMlnC4*UQ_L：Ur¥_tE*H.prlaicf«bvlOTOv(xin反相器的仿真曲線分析：通過(guò)上圖的仿真曲線，我們可以看到，當(dāng)輸入為高電平時(shí)，其輸出為低電平，當(dāng)輸入為低電平的時(shí)候，具輸出為高電平，顯然滿足我們所要求的反相器功能。反相器的瞬時(shí)分析spi

12、ce文件中加入時(shí)間分析語(yǔ)句以及其仿真曲線：皿Ln±IM.,pidiiaf;mh»JD±F.ape.；Dtta7mA乖bidlaoAlR'i3heigtm.Jtt.ri-即能通卻11aLe：VjMllOUTUi閨MlH,在.*pcnuppiiuhinvtrw*,%:ih.IfMJ.-1k斛JBbhILCTTTE&dAHiSh；山薩；*ll-?fp=l：-21i-bS-BiiP3-21U由ITT程陽(yáng)FffifL-n鵬加“TipF【T+gM加罔T加V)1MdMIf.DTH>Mpj：n|C.DT.Q(JWeRi30th207rl4 tbdd£

13、;UlifllECULE.2lar_L£Jl?STrcnnflWTlIY|IHIw;icu£U!JCLeorifl1fiflOT.ig.：用fdJJ"213：t|CS.T|r.L=：/皿,L:l.七工中打73rIZRttWjtjn|W1>F.F'tLk：iflr；t|-T|KirJZ3M-i».'l-.icmHU“嶗vJKi1gHLQ匚irq/WE%E,En整B7fir-TmtFElmj71ITfL晨57”l：T>flrj-iJITiv»J"EMJ"2out文件分析分析：下降時(shí)間fall time

14、為；上升時(shí)間rise time為;TPHL= ;TPLH=;TP =(TPHL+TPLH尸修改pmos晶體管M2(w=45u), nmos晶體管M1大小保持不變，使得 M1<M2;1)spice文件和out文件分析喟U MQh 2-d;同耳 5ml口h piDbLsa 匚白u(yù)rh jrwnyrlHf pctEjeCLJfrsise-"1alid*lii?S£i21 jiv 口ar_g匚，* plSBerthf>.JfcidJwMhWB' mhLNftT -Xi.srtF- ijsdjecripiKiJuljFJii tfu?1 teln 21ICUJL2

15、 皿_口&£町MT/他p ad JJM Wa 1噴兔MTM MKM 城一即打，3； OT ff T® TCI P 工期 IV, TT 兔 JLD-5fi M，U Uf，PSV 怕<i Vdd 5rD打修 QN HlHidD S.D 9 1 弊 10 心,2ttb|''Eeri 璉 »ll工匚二：t-bl. TljZini 7 ZH|ivmici teu- IaJILlbi iii|i v |ffIT| mM J AulM 厘口1力 wlI4.S i«l J"3!*-£1； HHEMRA： mff Timi

16、 E嗔.5 ELW £寓中才聽(tīng)1 iflj-tri FK-iFtEt u肛 tJLd :e jg v|U yn»=2.E fa.j=2 tai; u j&L=i.£ iia=j： ：£-W£t C1U 町* ：ESQ T|£U ”-24 HdttQ TUI 力鵬用,31 EklL.*分析：下降時(shí)間fall time為;TPHL=;上升時(shí)間 rise time 為;TPLH=;TP=(TPHL+TPLH)=修改nmos晶體管M1(W=45u),pmos晶體管M2大小保持不變，使彳MM1>M2。1) pice文件和out文件

17、分析UtatuLiIlfM til inr trn. «pOQplX zw trifv mtfreres! SmJ由Liii uylulE Th* r KN事ga川值1mHAdr2皿修前4，£Tol41甘.”工1»QDnJkTEJlidD |r pm-" ?prr-liiLt-«,riiw pt-si'Vein -LEmi： t睥一91 I：CT H 1/0占d 1X3 L-2u R-4 5u IT-inp FT-Zlu 13Y* P3-2<.hs cor n M Md岫陋 2hi癡 心-出 ME m麻 喇如tj *fU s-.g

18、-r4 B tT pnlaa (D_O 5 rli 口 xDn iQa.工CDs 20Ds|?工u os id" :匕 i w_ttaiipolu uu 叫E) ?(mneMirre-匕cam KLIeIie- trig- t|0TT1 TiirT KI 1*2 t-anj T('3Hin sal-fl,5 ftLE-Z.IKiUUCr? tE3m C iK!g.ll£ U 3 Q V l|0UT.'E iMT"! tac。¥(dtFTj UaT-£ E3EvI,M1 ir-竹，ti "LFI TCL|i v CM)f

19、B ： a*： r v i WTi u，l唯工.Ne&anre team cFHL ul 1111nb 1nlfiaeV targ u也S) ualrZ.E, £&11"2.電sue如射皿 r&suU 如日¥tllxirK- -TaT95E-005Euar JEK- =t - Jdti-QD-WQEFLl.B69'«E-OU9tPHL - -1.14dOr-OD9Fm- Ig=9 Jp:工IPS'IH：TfmjQeG An"髀 fQEQ 0.DOQ. 01i-SCCIiOJ ，q&：nd學(xué)0 01

20、 KM 的分析：下降時(shí)間fall time為；上升時(shí)間rise time 為;zrfijji'otL&.ICliEFifthd，Twe-fEK'n匕a1«4曲LpcoEpEi&£lllLEiM*bl'2tbnaiwri干包【)111rtii；mv_TtSi.M.tT,dITDpKMfitij-a口:Tflhg碼&hL網(wǎng)1汕湃螳憶1tl.工堂.TPHL=;TPLH=;TP=(TPHL+TPLH尸總結(jié)：通過(guò)對(duì)比上面對(duì)nmos和pmos的寬度修改的對(duì)比，我們顯然發(fā)現(xiàn)其門(mén)延遲TP明顯的減小，即增大其某一晶體的寬度，能夠減小電路的門(mén)延遲

21、。反相器的直流分析反相器的電路圖和spice文件仿真曲線:修改nmos晶體管M1(W=100u),pmos晶體管M2大小保持不變，使得M1>M2修改pmos晶體管M2(w=100u),nmos晶體管M1大小保持不變，使得M1<M2;分析：通過(guò)對(duì)比上面三個(gè)VTC曲線，我們發(fā)現(xiàn)通過(guò)改變mos晶體管的寬度，可以改變VTC曲線的形狀，我們發(fā)現(xiàn)增大Nmos的寬度，VTC曲線的線性區(qū)域左移，增大pmos的寬度，VTC曲線的線性區(qū)域右移。所以可以通過(guò)設(shè)計(jì)mos晶體管的尺寸可以得到我們所要的VTC曲線，進(jìn)而設(shè)計(jì)我們的電路。觀察電源電壓比對(duì)VTC曲線的影響：1)修改電源電壓vvdd=1v時(shí)：2）修改

22、電源電壓vvdd=10v分析：通過(guò)對(duì)比電源電壓的改變對(duì)VTC曲線的影響，我們發(fā)現(xiàn)，當(dāng)電源電壓vvdd較小時(shí)，其線性區(qū)域左移，相反，當(dāng)電源電壓vvdd較大時(shí)，其線性區(qū)域右移。所以，我們可以通過(guò)改變和設(shè)計(jì)電源電壓同樣可以得到我們所需要的VTC曲線，進(jìn)而設(shè)計(jì)我們所需要的電路。5 .實(shí)驗(yàn)結(jié)論通過(guò)本次實(shí)驗(yàn)，我們可以分別對(duì)反相器做瞬時(shí)分析和直流分析，并繪制電路的VTC曲線，通過(guò)改變某一mos晶體管的寬度，我們發(fā)現(xiàn)其線性區(qū)域會(huì)發(fā)生變化,而且改變電源電壓的大小，同樣可以影響VTC曲線的形狀。實(shí)驗(yàn)三、靜態(tài)組合電路設(shè)計(jì)1 .實(shí)驗(yàn)?zāi)康模?、熟悉靜態(tài)互補(bǔ)組合電路設(shè)計(jì)方法；2、掌握靜態(tài)組合電路測(cè)試方法；3、了解不同實(shí)現(xiàn)

23、方式對(duì)靜態(tài)組合電路性能的影響2 .實(shí)驗(yàn)內(nèi)容：1、自行選擇一個(gè)靜態(tài)邏輯表達(dá)式，例如FAB；2、繪制靜態(tài)互補(bǔ)方式邏輯電路圖；3、采用有比邏輯實(shí)現(xiàn)邏輯電路；4、對(duì)靜態(tài)邏輯電路分別進(jìn)行瞬時(shí)分析；5、觀察不同實(shí)現(xiàn)方式對(duì)電路性能的影響；6、觀察電源電壓對(duì)電路性能的影響。3 .實(shí)驗(yàn)步驟1、繪制與非門(mén)電路圖2、與非門(mén)瞬時(shí)分析(1)加入測(cè)試上升時(shí)間(tr)、從輸入到輸出的延遲(tpHL,tpLH),并手工計(jì)算與非門(mén)的門(mén)延遲tp。(2)在文件中直接改變晶體管描述語(yǔ)句中W后的數(shù)值，修改晶體管的寬度W,保存后重新進(jìn)行與非門(mén)的瞬態(tài)分析，并測(cè)量輸出的下降延遲(tf)、上升時(shí)間(tr)、從輸入到輸出的延遲(tpHL,tpL

24、H),并計(jì)算與非門(mén)的門(mén)延遲tp。觀察晶體管大小改變后對(duì)延遲的影響。3、采用有比邏輯實(shí)現(xiàn)相同功能電路，并對(duì)其進(jìn)行瞬態(tài)分析。4、分析不同實(shí)現(xiàn)方式對(duì)電路性能的影響。5、修改電源電壓vvdd的電壓值，查看電源電壓改變對(duì)VTC曲線的影響。4 .實(shí)驗(yàn)結(jié)果與非門(mén)電路圖Spice文件:，BHCIH£ClUt町上二L4Wc127.DS1HelI-Lhimiaffi.1B1Sat15l!.35：4fi*口iptqfei叼四H&.jciiev-二PLjkillt-OliE-如山工id業(yè)二LLKWtdWUHHXlltLLj.hL*匪由"曲；乂”寸？，1131加上工行1114序MexELJ叁

25、聲»prrt1 14Pdim 再凄閱.7rzsaPI. id 浜iMM.ijl'>七a由ma IVekll sdb* “睢CtOfEfa Wd" I«i：.Tj e hcuL: : suJi ri vi jm m Mt加蝌府*i a小中山史框E I*j於 ra-S- Ut. 9-LZl。嫻 PW*J4股士收d1) F » Ni ¥W B »，:打 胡立 K叫 'iT4 r X TeM 3 m = 1 OM“ FWI-ta 4甌Hptj 'na tofl L的a軍篦im北巾i.t ： m m inv衡5 &

26、#187; 3uL尸“ 44I.l 0 UM山1 2KM巾如m 幽 FKfMmFpmM401tl明山j(luò)1M5.：£1'" la "£8 NT1y方金出"LM. UI ¥f A| V l| UfF.Iew 仃:r(u 力Knatat «i< v T| viJM 5 *>LL-： tut «r|F 5 ”ikl "(bwxe trai IJil Hitti1j S riw-i Mej 11fi w"3.5 IL(尸 :也善mem的tucim "舊牙訃| HJtS raf

27、： tmi kT 糟lr門(mén)"«V d：| UNa mi- IBII-TlAl 世；嗚艮 ri,ll*" L4«| T IFl .3 門(mén)“ 修 式 Mil #U4Ut I IHrt-THp»«tiCcnnil"sKerncicrnit:nasdHFA51MNRCSWM吐卻UK呼P：同精AS=6I»PS=U班IIBMW而上Liu啕&心即FMTu功必pP3Eu,MFBTdHWFR05L<D召/AD-匕即FLfHUi3-«6pfi-EiU34.FiTEHTill西龍匕=EU1=22kADY廊PI-Z

28、U13=fDp脂二空uidUdd白id5.0"11M13!W用霜Q0/H(nKXMfflOrj*BI汕p&期UQ露口口mIE：Kti鋼linr-.-o-r,Cjizte3ne-T|TficE!JiBiTdELsBL2125.idtcExLiulitI優(yōu)口腌:皿魯上心pCiJbti£U/：&¥|9)ifIJ)3EBdCTfMIKeircwit?Wfl與非門(mén)的仿真曲線:功能分析：通過(guò)仿真曲線的分析，當(dāng)輸入A、B同時(shí)為高電平時(shí)，輸出F為低電平；當(dāng)輸入A為低電平時(shí)，B為高電平時(shí)，輸出F為高電平；當(dāng)輸入A為高電平時(shí)，輸入B為低電平時(shí)，具輸出F為高電平。所以通

29、過(guò)上面的功能分析，我們可以發(fā)現(xiàn)我們所設(shè)計(jì)的電路實(shí)現(xiàn)了與非門(mén)的功能。與非門(mén)的瞬時(shí)分析1）在spice文件中加入時(shí)間分析語(yǔ)句及out文件的分析And分析：下降時(shí)間falltime為；上升時(shí)間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸修改nmos的寬度W=45u的out結(jié)果文件分析分析：下降時(shí)間falltime為；上升時(shí)間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸修改pmos的寬度W=45u的結(jié)果文件分析分析：下降時(shí)間falltime為；上升時(shí)間risetime為；TPHL=;TPLH=;TP=(TPHL+TPLH尸總結(jié)：通過(guò)對(duì)比上面對(duì)nm

30、os和pmos的寬度修改的對(duì)比，我們顯然發(fā)現(xiàn)其門(mén)延遲TP明顯的減小，即增大其某一晶體的寬度，能夠減小電路的門(mén)延遲。有比邏輯功能電路的實(shí)現(xiàn)及瞬時(shí)分析有比邏輯電路圖有比邏輯的仿真曲線Out結(jié)果文件分析：下降時(shí)間falltime為；上升時(shí)間risetime為；TPHL=;TPLH=;TP=(TPHL+TPLH尸采用不同實(shí)現(xiàn)方式對(duì)電路性能的影響：1)電壓采用靜態(tài)互補(bǔ)電路的實(shí)現(xiàn)方式，其對(duì)電路的性能具有以下特性:擺幅等于電源電壓；2）邏輯電平與器件的相對(duì)尺寸無(wú)關(guān)；3）輸入阻抗高，輸出阻抗低，且沒(méi)有靜態(tài)功耗；4）傳輸延遲是負(fù)載電容和晶體管寄生電阻的函數(shù)。采用有比邏輯實(shí)現(xiàn)方式，它是以功耗為代價(jià)，提高了速度，相

31、比靜態(tài)互補(bǔ)實(shí)現(xiàn)方式，其具有不對(duì)稱(chēng)響應(yīng)和靜態(tài)功耗。修改電源電壓vvdd的電壓值，查看電源電壓改變對(duì)VTC曲線的影響修改電源電壓vvdd=1v修改電源電壓vvdd=10分析：通過(guò)對(duì)比上圖，我們發(fā)現(xiàn)，雖然改變了電源電壓的vvdd的電壓，但是仍具有與非門(mén)的邏輯功能，但是我們發(fā)現(xiàn)曲線的頂端會(huì)失真。而且其延遲也有所增加。5.實(shí)驗(yàn)結(jié)論通過(guò)本次實(shí)驗(yàn)，我們繪制與非門(mén)的邏輯門(mén)電路，同時(shí)對(duì)其進(jìn)行瞬時(shí)分析和時(shí)間分析。我們改變某一mos晶體管的寬度，來(lái)對(duì)比其上升時(shí)間，下降時(shí)間，以及門(mén)延遲的時(shí)間改變，我們發(fā)現(xiàn)增大mos管的寬度，會(huì)減小其門(mén)延遲的時(shí)間。而且我們改變電源電壓的大小，來(lái)觀察對(duì)VTC曲線的影響。實(shí)驗(yàn)四、動(dòng)態(tài)組合電

32、路1 .實(shí)驗(yàn)?zāi)康模?、熟悉動(dòng)態(tài)互補(bǔ)組合電路設(shè)計(jì)方法；2、掌握動(dòng)態(tài)組合電路測(cè)試方法；3、了解不同實(shí)現(xiàn)方式對(duì)動(dòng)態(tài)組合電路性能的影響2 .實(shí)驗(yàn)內(nèi)容：5、自行選擇一個(gè)動(dòng)態(tài)邏輯表達(dá)式，例如FAB;6、繪制動(dòng)態(tài)方式邏輯電路圖，并進(jìn)行瞬時(shí)分析；7、將動(dòng)態(tài)電路直接級(jí)聯(lián)，進(jìn)行瞬時(shí)分析；8、在兩級(jí)動(dòng)態(tài)動(dòng)態(tài)邏輯之間插入反相器，進(jìn)行瞬時(shí)分析；9、觀察靜動(dòng)態(tài)不同實(shí)現(xiàn)方式對(duì)電路性能的影響；3 .實(shí)驗(yàn)步驟：1繪制與非門(mén)電路圖2.與非門(mén)瞬時(shí)分析：1）加入測(cè)試上升時(shí)間（tr）、從輸入到輸出的延遲（tpHL,tpLH）,并手工計(jì)算與非門(mén)的門(mén)延遲tp。2）在文件中直接改變晶體管描述語(yǔ)句中W后的數(shù)值，修改晶體管的寬度W,保存后重新進(jìn)

33、行與非門(mén)的瞬態(tài)分析，并測(cè)量輸出的下降延遲（tf）、上升時(shí)問(wèn)（tr）、從輸入到輸出的延遲（tpHL,tpLH）,并計(jì)算與非門(mén)的門(mén)延遲tp。觀察晶體管大小改變后對(duì)延遲的影響。3、分析F為高電平時(shí)，有的時(shí)間并沒(méi)有達(dá)到5v電壓的原因，應(yīng)如何對(duì)電路進(jìn)行改進(jìn)。4、將動(dòng)態(tài)電路直接級(jí)聯(lián)，并對(duì)其進(jìn)行瞬態(tài)分析，分析仿真結(jié)果。在兩級(jí)動(dòng)態(tài)電路之間加入反相器，進(jìn)行瞬態(tài)分析，分析仿真結(jié)果。5、分析靜態(tài)以及動(dòng)態(tài)不同實(shí)現(xiàn)方式對(duì)電路性能的影響。4 .實(shí)驗(yàn)結(jié)果繪制與非門(mén)的電路圖spice文件EE-CIeLb&ironitithLrth4ITLMLBCLK口9>3cdKICdL»2uV-3ZuJhD-fi&

34、#163;pFD-24uAS-CCpTS-24d.HXFAhH鼻MlM曉白L-tUV»E通0蚱P3-3JuH3IfB：BOilGadEHCfb-Zxi»-22>-ddpFt-24qLff«fldpRAN，0IHFe國(guó)w網(wǎng)Pffi：6L-iBV-J；u57邱PEHJU-44fPMiubEbjIufMl*tglrouitiehlj4ntV»如麗E,0v4Jh>31D;uLn|Q.aS.DD31sl=nCIlDn-DOalgBF目puJMda.n>.QI口n3QNIDbtEIM4mlllv4CLKgoalfHll,fflS.D3On3n.EH

35、a.SDxi1OJ|j"小力歲ifi初工巾E»iE.rinccc-iUiviCLEv(l)t|BitiF).rF'-iel£Uf411tL«4litigi¥jr>Wl-I,5¥“l(fā)*iJ*fl.IStll*1.raiai'XFHixxu.eixbe.lhtxigiif|TJu-Bla_5rua"1c.arq;vTnl電,3fish"1.niri-.i't±utIhLttitw|iuieJ1青士1ef1«.上中m，士-且ehLk«i.r>>

36、9;-thkxle.tpE.ncrig*v|LitkI"?t3<.!"B-airgy(F)v*1"2-.5clbh"1仿真曲線:Out文件結(jié)果分析: 對(duì)輸入A:分析：下降時(shí)間fall time為;TPHL=;TP =(TPHL+TPLH尸上升時(shí)間rise time為;TPLH=;對(duì)輸入B：fil |lluijrri .i CVtaivtiulHr >cr*si 凱HulHim Tim - vn iraztriM imuTutil日Act l4In 疝匕/ndEtTat*l日T-zseli0C4ELtfallttdTotal TOttB - f

37、iMtWUX 田ITEUL匚 JUtJEtellVTG1L1 IM aJbiJe-OQ9risetlne ,l«B33"te=009tPHL. b 1,9995B-OOa LPLH -1.0953 £-007Fara maOjJOsec d noh-Setup0 .w-ndgPC 口麻工宅匚；tugp幅 lac300sec a masTrazu3Leni： JjxalyslBO .!escdixIsTotaL0bQLBeesrid.=iS i BU1 nl J nn 5" I 第分析：下降時(shí)間fall time為；上升時(shí)間rise time為； TPHL

38、=;TPLH=;TP =(TPHL+TPLH尸改變晶體管的W度，將其由22u改為60u,得到結(jié)果: 對(duì)輸入A:上升時(shí)間rise time為; TPLH=;分析：下降時(shí)間falltime為;TPHL=;TP=(TPHL+TPLH尸對(duì)輸入B:Tleasuueineintresultsuironaryialltime-2,35SSe-009risetime=1.6159e-OO9cPHL=3.59O4e-O06tPLH=-1.095Ze-a07分析：下降時(shí)間falltime為；上升時(shí)間risetime為;TPHL=;TPLH=;TP=(TPHL+TPLH尸總結(jié)：通過(guò)對(duì)比分析前面二者的數(shù)據(jù)，我們發(fā)現(xiàn)同

39、時(shí)對(duì)于A輸入，增大mos晶體管的寬度，其延遲時(shí)間增大，對(duì)于輸入B,我們發(fā)現(xiàn)其延遲為負(fù)值，所以這一組數(shù)據(jù)我們作為錯(cuò)誤數(shù)據(jù)。當(dāng)然對(duì)于第一種的數(shù)據(jù)結(jié)果，我們還是表示懷疑?？傊谡麄€(gè)電路的瞬時(shí)分析及時(shí)間分析，我們對(duì)于基本的知識(shí)還是有所掌握和來(lái)了解，達(dá)到了實(shí)驗(yàn)?zāi)康暮蛯?shí)驗(yàn)要求。分析F為高電平時(shí)，有的時(shí)間并沒(méi)有達(dá)到5v電壓的原因，應(yīng)如何對(duì)電路進(jìn)行改這主要由于動(dòng)態(tài)組合電路存在靜態(tài)功耗：對(duì)于常規(guī)CMOS電路，在穩(wěn)態(tài)時(shí)不存在直流導(dǎo)通電流，理想情況下靜態(tài)功耗為零，但是由于亞閾值漏電流的存在，使得電路的靜態(tài)功耗并不為零。改進(jìn)方法：在電路中加入一個(gè)維持管。直接級(jí)聯(lián)：電路圖：Spice文件和仿真曲線:Out文件結(jié)果分析:

40、分析：下降時(shí)間fall time為；上升時(shí)間rise time為;TPHL=;TPLH=;TP =(TPHL+TPLH尸在兩級(jí)級(jí)聯(lián)中加入反相器：電路圖：Spice文件和仿真曲線：f.peak*"Ig甯昌爐占I>i.-SHtTiKN4-t：trMt&OETI.<«:"，preteMDtlatoudLtMlirflbwiiXEHrrilfWniEU'iii*1"E«fcaE.4|rinddLv"*lMUl«Cbirw.!d-*-T-ii'nTHpLfttTCTxdtLals士125；<1

41、H鵬ilHAlCiU貳!K.l_lLSBKMLTH-二口u4陽(yáng)MTJM.4tKTEGH距口Q*HBOD.、|事,出尸十rT"*'U>h尸電*pFW*ftw 3>B5-B»GkI-L-2a.WUuJ»>6*lCfcjsHl-24uMnigTddET14neff»HT崢*“FT-NiwipE"3*|：PHHd-HlJndlLfaUBdJvU/*<>»«<U dfdcirSudawnSM.支t?UriafFi-Mg,4.匹4«jr1>：ckojiano»L-&#

42、163;«u-w吩/部才n：!EK網(wǎng)1中F»L-S»=rI審，ppyq鼻E："B4：曲TMK19PBQ0L-aaP-3l曲E£。WJM aorcuewbF»pgk“u川工pehu/修emLuOCmUDPUT0UCIliMUie。S畤0GM，QT1OHPpHlMia.OBL.Da1口的IEmtOOi|*9I«I2puLM|Qqdlrbkftri14b期J4GI-400l-K<EruLsiEa事口:mlOoE3qIE，ZI»«：HCLF>«fliviiWfOlfr6.4iOA-1KlgE

43、dfr|4-4fe|%ra/irp-,nMOee七tu4afedZurcKrrviEUifrtlwIFIv|AiViti.mu-uraeek=ifallxlob:eagt|T.5±hL!L:nrg:t|J)vaJT.3"fifC-iiflitWE*LLM支用*|J1ViAiicwt*I*infri>s*s.raltufht'EKi七FSLuigr|c|vib£*2.Exl>«"1cac-7v|F1v*JL"2.!EbZ"1«BMHMWC-HHC-K34V|i9l<VkMJ£UJ*

44、1WffTill¥U"j.1n"lz*fjl涸E亞I印hwr-ifFt©IUkiLmII婚E-jl/iH露“二LiMBWtaUJI*Ml"LI3-1w14lMvf«hhriBTwtR口T>*EdwB3ir44i0IDaavnnaiovarTfailcuK-3.1i49e-OO$工上由匕3;*tPHL-3SDT7£2«-DQ9tPttt-L融式。.GO avenMOO aec-obctai 02*口a-AnqJfliirpDC七esclogpaintTt41Ml0曜M4LFV3«分析：下降時(shí)間fall

45、time為；上升時(shí)間risetime為；TPHL=;TPLH=;TP=（TPHL+TPLH尸分析靜態(tài)以及動(dòng)態(tài)不同實(shí)現(xiàn)方式對(duì)電路性能的影響采用靜態(tài)互補(bǔ)電路的實(shí)現(xiàn)方式，其對(duì)電路的性能具有以下特性：1）電壓擺幅等于電源電壓；2）邏輯電平與器件的相對(duì)尺寸無(wú)關(guān)；3）輸入阻抗高，輸出阻抗低，且沒(méi)有靜態(tài)功耗；4）傳輸延遲是負(fù)載電容和晶體管寄生電阻的函數(shù)。采用動(dòng)態(tài)的實(shí)現(xiàn)方式，相比靜態(tài)實(shí)現(xiàn)方式，其對(duì)電路性能影響具有以下特點(diǎn)：1）任何時(shí)候，通過(guò)低阻通路，輸出連在VDD或VSS（除非在開(kāi)關(guān)的瞬間）；任何時(shí)候?？偸禽敵霾紶柡瘮?shù)值（除非在開(kāi)關(guān)的瞬間）；扇入n需要2n晶體管（其中一半為P管）2）動(dòng)態(tài)電路依賴(lài)高阻節(jié)點(diǎn)電容暫存信號(hào)電荷；結(jié)構(gòu)簡(jiǎn)單，寄生小，速度快，易受噪聲影響；扇入n需要n+2晶體管（其中n+1個(gè)N管和一個(gè)為P管）5.實(shí)驗(yàn)結(jié)論通過(guò)本次實(shí)驗(yàn)，我們實(shí)現(xiàn)了動(dòng)態(tài)組合電路一一與非門(mén)邏輯電路。成功地在S-Edit畫(huà)圖板上繪制與非門(mén)的動(dòng)態(tài)組合邏輯電路。同時(shí)對(duì)其進(jìn)行瞬時(shí)分析和時(shí)間分析，得到上升時(shí)間、下降時(shí)間、以及門(mén)延遲。同時(shí)我們通過(guò)改變某一mos管的寬度，來(lái)分析其對(duì)時(shí)間分析的影響。之后我們繪制兩級(jí)級(jí)聯(lián)電路，對(duì)比在加入反相器和不加