算術(shù)邏輯運算單元

1、多功能算術(shù)/邏輯運算單元(ALU) ,什么是多功能算術(shù)/邏輯運算單元(ALU)由一位全加器(FA)構(gòu)成的行波進位加法器，它可以實現(xiàn)補碼數(shù)的加法運算和減法運算。但是這種加法/減法器存在兩個問題：一是由于串行進位，它的運算時間很長。假如加法器由n位全加器構(gòu)成，每一位的進位延遲時間為20ns，那么最壞情況下， 進位信號從最低位傳遞到最高位而最后輸出穩(wěn)定，至少需要n*20ns，這在高速計算中顯然是不利的。二是就行波進位加法器本身來說，它只能完成加法和減法兩種操作而不能完成邏輯操作。本節(jié)我們介紹的多功能算術(shù)/邏輯運算單元(ALU)不僅具有多種算術(shù)運算和邏輯運算的功能，而且具有先行進位邏輯， 從而能實現(xiàn)高

2、速運算。1.基本思想一位全加器(FA)的邏輯表達式為FiAiBiCiCi1AiBiBiCiCiAi         (2.35)我們將Ai和Bi先組合成由控制參數(shù)S0，S1，S2，S3控制的組合函數(shù)Xi和Yi，然后再將Xi，Yi和下一位進位數(shù)通過全加器進行全加。這樣，不同的控制參數(shù)可以得到不同的組合函數(shù)，因而能夠?qū)崿F(xiàn)多種算術(shù)運算和邏輯運算。圖2.10ALU的邏輯結(jié)構(gòu)原理框圖因此，一位算術(shù)/邏輯運算單元的邏輯表達式為Fi=XiYiXn+iCn+i+1=XiYi+YiCn+i+Cn+iXi上式中進位下標用ni代替原來以

3、為全加器中的i，i代表集成在一片電路上的ALU的二進制位數(shù)。對于4位一片的ALU，i0，1，2，3。n代表若干片ALU組成更大字長的運算器時每片電路的進位輸入，例如當4片組成16位字長的運算器時，n0，4，8，12。2.邏輯表達式控制參數(shù)S0，S1，S2，S3 分別控制輸入Ai 和Bi ，產(chǎn)生Y和X的函數(shù)。其中Yi是受S0 ，S1控制的Ai和Bi的組合函數(shù)，而Xi是受S2，S3控制的Ai和Bi組合函數(shù)，其函數(shù)關系如表2.4所示。 表2.4 Xi，Yi與控制參數(shù)和輸入量的關系根據(jù)上面所列的函數(shù)關系，即可列出Xi和Yi的邏輯表達式XiS2S3S2S3（AiBi）S2S3（AiBi）S2S3AiYi

4、S0S1AiS0S1AiBiS0S1AiBi進一步化簡并代入前面的求和與進位表達式，可得ALU的某一位邏輯表達式如下      (2.36)4位之間采用先行進位公式，根據(jù)式（2.36），每一位的進位公式可遞推如下：第0位向第1位的進位公式為Cn1Y0X0Cn其中Cn是向第0位（末位）的進位。第1位向第2位的進位公式為Cn2Y1X1Cn1Y1Y0X1X0X1Cn第2位向第3位的進位公式為Cn3Y2X2Cn2Y2Y1X2Y0X1X2X0X1X2Cn第3位的進位輸出（即整個4位運算進位輸出）公式為Cn4Y3X3Cn3Y3Y2X3Y1X2X3Y0X1X

5、2X3X0X1X2X3Cn設 GY3Y2X3Y1X2X3Y0X1X2X3PX0X1X2X3則Cn4GPCn             (2.37)這樣，對一片ALU來說，可有三個進位輸出。其中G稱為進位發(fā)生輸出，P稱為進位傳送輸出。在電路中多加這兩個進位輸出的目的，是為了便于實現(xiàn)多片（組）ALU之間的先行進位，為此還需一個配合電路，稱之為先行進位發(fā)生器(CLA)，下面還要介紹。Cn+4是本片(組)的最后進位輸出。邏輯表達式表明，這是一個先行進位邏輯。換句話說，第0位的進位輸入C

6、n可以直接傳送到最高位上去，因而可以實現(xiàn)高速運算。用正邏輯表示的4位算術(shù)/邏輯運算單元(ALU)的邏輯電路圖如下，它是根據(jù)上面的原始推導公式用TTL電路實現(xiàn)的。這個器件的商業(yè)標號為74181ALU。  3.算術(shù)邏輯運算的實現(xiàn)上演示圖中除了S0S3四個控制端外，還有一個控制端，它使用來控制ALU是進行算術(shù)運算還是進行邏輯運算的。當0時，對進位信號沒有任何影響。此時F 不僅與本位的被操作數(shù)Y和操作數(shù)X 有關，而且與本位的進位輸出，即C 有關，因此0時，進行算術(shù)操作。當1時，封鎖了各位的進位輸出，即C 0，因此各位的運算結(jié)果F 僅與Y 和X 有關，故1時，進行邏輯操作。圖2.11(b)示出

7、了工作于負邏輯和正邏輯操作數(shù)方式的74181ALU方框圖。顯然，這個器件執(zhí)行的正邏輯輸入/輸出方式的一組算術(shù)運算和邏輯操作與負邏輯輸入/輸出方式的一組算術(shù)運算和邏輯操作是等效的。 圖2.11 74181ALU的邏輯電路圖和方框圖表2.5列出了74181ALU的運算功能表，它有兩種工作方式。對正邏輯操作數(shù)來說，算術(shù)運算稱高電平操作，邏輯運算稱正邏輯操作(即高電平為“1”，低電平為“0”)。對于負邏輯操作數(shù)來說，正好相反。由于S S 有16種狀態(tài)組合，因此對正邏輯輸入與輸出而言，有16種算術(shù)運算功能和16種邏輯運算功能。同樣，對于負邏輯輸入與輸出而言，也有16種算術(shù)運算功能和16種邏輯運算功能。

8、表2.5 74181ALU算術(shù)/邏輯運算功能表說明：(1)H高電平，L低電平.(2)*表示每一位均移到下一個更高位，即A*2A注意，表2.5中算術(shù)運算操作是用補碼表示法來表示的。其中“加”是指算術(shù)加，運算時要考慮進位，而符號“”是指“邏輯加”。其次，減法是用補碼方法進行的，其中數(shù)的反碼是內(nèi)部產(chǎn)生的，而結(jié)果輸出“A減B減1”，因此做減法時需在最末位產(chǎn)生一個強迫進位(加1)，以便產(chǎn)生“A減B”的結(jié)果。另外，“AB”輸出端可指示兩個數(shù)相等，因此它與其他ALU的“AB”輸出端按“與”邏輯連接后，可以檢測兩個數(shù)的相等條件。4.兩級先行進位的ALU前面說過，74181ALU設置了P和G兩個本組先行進位輸出

9、端。如果將四片74181的P，G輸出端送入到74182先行進位部件（CLA），又可實現(xiàn)第二級的先行進位，即組與組之間的先行進位。假設4片（組）74181的先行進位輸出依次為P0，G0，G1P1，P2，G2，P3，G3，那么參考式(2.37)的進位邏輯表達式，先行進位部件74182CLA所提供的進位邏輯關系如下：CnG0P0CnCnG1P1CnG1G0P1P0P1CnCnG2P2CnG2G1P2G0P1P2P0P1P2Cn(2.38)Cn4 G3P3CnG3G2P3G1P1P2G0P1P2P3P0P1P2P3Cn      G*P*Cn其中P*P0P1P2P3G*G3G2P3G1P1P2G0P1P2P3根據(jù)以上表達式，用TTL器件實現(xiàn)的成組先行進位部件74182的邏輯電路圖如下所示，其中G*稱為成組進位發(fā)生輸出，P*稱為成組進位傳送輸出。 下面介紹如何用若干個74181ALU位片，與配套的74182先行進位部件CLA在一起，構(gòu)成一個全字長的ALU。下圖示出了用兩個16位全先行進位