9、北郵2017年電子電路模擬題及答案

1、北京郵電大學(xué)電子電路(802)模擬試題模擬部份:判斷題(每小題2分，共10分)P型半導(dǎo)體。()(1)在N型半導(dǎo)體中如果摻入足夠量的三價元素，可將其改型為(2) 因為N型半導(dǎo)體的多子是自由電子，所以它帶負電。()(3) PN結(jié)在無光照、無外加電壓時，結(jié)電流為零。()(4)處于放大狀態(tài)的晶體管，集電極電流是多子漂移運動形成的。()(5)在正弦波振蕩電路中，若電路結(jié)構(gòu)和參數(shù)已經(jīng)給定，并可以穩(wěn)定的產(chǎn)生正弦振蕩，則其振蕩頻率是唯一的。()二：選擇填空題(每小題2分，共20分)(1) 對于放大電路，所謂開環(huán)是指無反饋通路無負載B.存在反饋通路.接入負載A無信號源BC.無電源D而所謂閉環(huán)是指_。A考慮信號源

2、內(nèi)阻C.接入電源D(2) 在輸入量不變的情況下，若引入反饋后，則說明引入的反饋是負反饋。A.輸入電阻增大B.輸出量增大C.凈輸入量增大D.凈輸入量減小(3) 直流負反饋是指。A.直接耦合放大電路中所引入的負反饋B.只有放大直流信號時才有的負反饋流C.在直流通路中的負反饋(4) 交負反饋是指。A.阻容耦合放大電路中所引入的負反饋B.只有放大交流信號時才有的負反饋C.在交流通路中的負反饋(5) 為了避免50Hz電網(wǎng)電壓的干擾進入放大器，應(yīng)選用濾波電路。(6) 已知輸入信號的頻率為10kHz12kHz,為了防止干擾信號的混入，應(yīng)選用濾波電路。(7) 為了獲得輸入電壓中的低頻信號，應(yīng)選用濾波電路。A帶

3、阻B帶通C低通(8)理想運算放大器的兩個輸入端的輸入電流等于零，其原因是)。A同相端和反相端的-輸入電流相等而相位相反B運放的差模輸入電阻接近無窮大C運放的開環(huán)電壓放大倍數(shù)接近無窮大(9)在運算放大器電路中，引入深度負反饋的目的之一是使運放(A)。工作在線性區(qū)，降低穩(wěn)定性B工作在非線性區(qū)提高穩(wěn)定性C工作在線性區(qū)，提高穩(wěn)定性(10)電路中D1和D2管的作用是消除A飽和失真B.截止失真三：計算題(每小題15分，共45分)C.交越失真Rl4ki-2如圖所示電路參數(shù)理想對稱,云二晶體管的電流放大倍數(shù)0=知(1) 計算盡滑動端在中點時丁管和E管的發(fā)射極靜態(tài)電流(2) 計算動態(tài)參數(shù)巧和陽在如圖所示的電路中

4、，寫出Vo與Vi1、Vi2寫出當電路中的電阻在如圖所示的電路中，寫出Vo與Vi1、Vi2寫出當電路中的電阻oA1和A2為理想運放，電容的初始和Vi3之間的關(guān)系式；R仁R2=R3=R4=R5=R10kf2RV3+嶺.臺電壓vc(0)=0。1ViRV2&N2數(shù)字部分+明C表達式。6=時，輸出電壓VEElOkQ判斷題：(10分)(在本題下方的表格中對應(yīng)題號填入電路的輸出僅取決于電路當前的輸入，該電路為組合邏輯電路。2由與、或、非門電路構(gòu)成的邏輯電路一定是組合邏輯電路。3.TTL與非邏輯門的某輸入端懸空時，可認為輸入是邏輯“1”。4若讓TTL電路的某輸入端接低電平，可直接接地或通過任意阻值的電阻接地5

5、.OC門的輸出相互連接并接上拉電阻后，實現(xiàn)“線或”功能。二選擇填空題(20分，每空2分)(將正確答案填入本題下方的表格中，可能為多選題。)若輸入AB均為1時，輸出F=0，否則輸出F=1，輸入和輸出之間的邏輯關(guān)系為：()。(A)異或(B)同或(C)與非(D)或非在圖2-1的TTL門電路中，輸出為高電平的有()3.JK觸發(fā)器在時鐘脈沖的作用如果更使0曰則輸入信號JK應(yīng)為A.J=K=lA.J=K=lB.J=OK=QKCrJQKQnD*J=P.Kl4+因數(shù)F=(A+B+CJCA+D)(C+D)(B+D)的眾簡或與式為:()_(A)F=(A+B+C)(A+D)(C-FD)(B)F=(A+B+C)(A+D

6、)已知某TTL門電路的輸出端最大灌電流負載能力為4mA,最大拉電流負載能力為2mA。其輸入端低電平的輸入最大電流為-1mA(流出輸入端)，輸入端高電平時的輸入最大電流為0.1mA(流入輸入端)，該門電路的扇出系數(shù)為：()(A)40(B)4(C)20(D)2十進制數(shù)58對應(yīng)的等值二進制數(shù)是()(A)(101011)2(B)(111010)2(C)(110011)2(D)(100010)27用以下()電路構(gòu)成模8計數(shù)器時，實現(xiàn)脈沖分配器的譯碼電路最簡單？(A)同步計數(shù)器(B)異步計數(shù)器(C)環(huán)形計數(shù)器(D)扭環(huán)形計數(shù)器三組合邏輯分析設(shè)計(10分)邏輯電路見圖3-1，輸入變量為AB、C、D(包括反變

7、量)，輸出端為F。要求：(1) 根據(jù)邏輯圖寫出輸出F的表達式。(2) 采用卡諾圖法簡化該電路，寫出最簡與或表達式。(3) 用最少的或非門實現(xiàn)上述邏輯函數(shù)，畫出邏輯圖。3-圏-A-BDBC-D四中規(guī)模組合邏輯設(shè)計(15分)試用八選一數(shù)據(jù)選擇器實現(xiàn)表5-1所示的邏輯功能。數(shù)據(jù)選擇器的A2A1A0為地址輸入端,DAD7為數(shù)據(jù)輸入端，要求使用A2A1A0分別接輸入信號ABC數(shù)據(jù)選擇器的輸出邏輯函數(shù)式為：y=鞏（禺4禺）+四（局耳4）+a（禺國厶）+（444）葉4）十馬冬嗎珂）十耳理時九）十2理時珂）要求完成：（1）在給出的真值表中填入輸出值（表5-2）；（2）在圖5-1所示片腳圖上標明DO-D7的輸入

8、信號。ABZ00CD01f+Q10CZ11Cf&5-1表5二圖M五同步時序電路分析（10分）圖下為一同步時序電路，ABCDz0000000100100011010001010110Olli100010011010101111001101111Q1111（1）作為計數(shù)器時，該電路為幾進制計數(shù)器?(2) 作出狀態(tài)轉(zhuǎn)移圖。(3) 能否自啟動？(4)作為序列信號發(fā)生器時，從Q2輸出的信號序列是什么？(設(shè)初始狀態(tài)為000)答案，(1) 5進制(3分)(2) 能自啟動(2分)(3) 狀態(tài)轉(zhuǎn)移圖：(2分)六中規(guī)模時序邏輯設(shè)計(10分)74LS561為四位二進制同步加法計數(shù)器。功能表如表7-1所示(QD為高位

9、輸出)。其中OC為輸出高阻控制端，RCC為與時鐘同步的進位輸出，進入1111狀態(tài)后由RC端輸出負脈沖。表7-174LS561功能表請使用最少外圍邏輯器件，采用同步預(yù)置法、異步復(fù)位法分別實現(xiàn)九進制計數(shù)器，在對應(yīng)的圖上畫出連接線；標出控制端的ocCPDBAQdQcQbQaSLOADSCLR.4LOADACLR1XXXXXxxxx離齟0001X01111tXd.tbad.cbadcbadcb00X女XX01X0IXxxxx0000000001111txxxx加法itfe電平、預(yù)置法（T,_|作為預(yù)置控制信號）實現(xiàn)時的預(yù)置值；采用復(fù)位法實現(xiàn)計數(shù)器時，外部器件要求使用與非門。同步預(yù)世并步復(fù)位參考答案模擬部份一判斷題(1)v(2)X(3)v(4)X(5)V二：選擇填空題(1)B,B(2)D(3)C(4)C(5)帶阻(6)帶通(7)C(8)B(9)C(10)C三：計算題解=12V12VV17IZ_F仏屋卷二二_二4。血30kQIc-flIB=50x40jiA=2mArcE=rcc-/cltf=12-2