工藝技術(shù)薄膜工藝－淀積

1、 引引 言言 隨著特征尺寸越來(lái)越小，在當(dāng)今的高級(jí)微芯片加工過(guò)程中，需要隨著特征尺寸越來(lái)越小，在當(dāng)今的高級(jí)微芯片加工過(guò)程中，需要6 6層甚至層甚至更多的更多的金屬金屬來(lái)做連接來(lái)做連接, ,各各金屬之間的絕緣金屬之間的絕緣就顯得非常重要，所以在芯片制造過(guò)就顯得非常重要，所以在芯片制造過(guò)程中，淀積可靠的薄膜材料至關(guān)重要。程中，淀積可靠的薄膜材料至關(guān)重要。 ULSI硅片上的多層金屬化Figure 11.3鈍化層壓點(diǎn)金屬p+ Silicon substrateViaILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4p- Epitaxial layerp+ILD-6LI oxideSTIn

2、-wellp-wellILD-1Poly gaten+p+p+n+n+LI metal芯片中的金屬層Photo 11.1 薄膜特性好的臺(tái)階覆蓋能力填充高的深寬比間隙的能力好的厚度均勻性高純度和高密度受控制的化學(xué)劑量低的膜應(yīng)力好的電學(xué)特性對(duì)襯底材料或下層膜好的黏附性膜對(duì)臺(tái)階的覆蓋 如果淀積的膜在臺(tái)階上過(guò)渡的變薄，如果淀積的膜在臺(tái)階上過(guò)渡的變薄，就容易導(dǎo)致就容易導(dǎo)致高的膜應(yīng)力高的膜應(yīng)力、電短路電短路。應(yīng)力還可。應(yīng)力還可能導(dǎo)致能導(dǎo)致襯底發(fā)生凸起或凹陷的變形襯底發(fā)生凸起或凹陷的變形。共形臺(tái)階覆蓋非共形臺(tái)階覆蓋均勻厚度制造業(yè)制造業(yè)高的深寬比間隙 可以用深寬比來(lái)描述一個(gè)小間隙（如槽或孔），深寬比定義為間隙

3、的深度和寬度的比值。深寬比 = 深度 寬度=2 1深寬比 = 500 250 500 D250 W高的深寬比間隙Photograph courtesy of Integrated Circuit Engineering制備薄膜的方法之一：制備薄膜的方法之一： 化學(xué)汽相淀積（化學(xué)汽相淀積（CVD） (Chemical Vapor Deposition) 通過(guò)氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過(guò)程。 產(chǎn)生化學(xué)變化 反應(yīng)物必須以氣相的形式參加反應(yīng) 膜中所有材料物質(zhì)都來(lái)源于外部的源CVD傳輸和反應(yīng)步驟 CVD的反應(yīng)速度取決于質(zhì)量傳輸和表面反應(yīng)兩個(gè)因素。 質(zhì)量傳輸限制 CVD反應(yīng)的速率不能超過(guò)

4、反應(yīng)氣體從主氣體流傳輸?shù)焦杵砻娴乃俾省?在質(zhì)量傳輸階段淀積工藝對(duì)溫度不敏感，這意味著無(wú)論溫度如何，傳輸?shù)焦杵砻婕铀俜磻?yīng)的反應(yīng)氣體的量都不足。在此情況下，CVDCVD工藝通常是受質(zhì)量傳輸所限制的。 速度限制 在更低的反應(yīng)溫度和壓力下，反應(yīng)物到達(dá)硅片表面的速度將超過(guò)表面化學(xué)反應(yīng)的速度。 在更低的反應(yīng)溫度和壓力下，由于只有更少的能量來(lái)驅(qū)動(dòng)表面反應(yīng)，表面反應(yīng)速度會(huì)降低。最終反應(yīng)物達(dá)到硅片表面的速度將超過(guò)表面化學(xué)反應(yīng)的速度。在這種情況下。淀積速度是受化學(xué)反應(yīng)速度限制的，此時(shí)稱速度限制。 常壓化學(xué)汽相淀積(APCVD) 質(zhì)量傳輸限制，相對(duì)簡(jiǎn)單 低壓化學(xué)汽相淀積(LPCVD) 反應(yīng)速度限制，更好的膜性能

5、 等離子增強(qiáng)化學(xué)汽相淀積(PECVD) 等離子體輔助 CVD 等離子體增強(qiáng) CVD（PECVD） 高密度等離子體 CVD（HDPCVD）CVD的種類各種類型 CVD 反應(yīng)器及其主要特點(diǎn)Table 11.2連續(xù)加工的APCVD 反應(yīng)爐硅片膜反應(yīng)氣體 2反應(yīng)氣體 1惰性分隔氣體(a) 氣體注入類型N2反應(yīng)氣體加熱器N2N2N2N2N2硅片(b) 通氣類型LPCVD 為了獲得低壓，必須在中等真空度下（約0.15托），反應(yīng)溫度一般在300900。 LPCVD的反應(yīng)室通常是反應(yīng)速度限制的。在這種低壓條件下，反應(yīng)氣體的質(zhì)量傳輸不再限制反應(yīng)的速度。 與APCVD相比，LPCVD系統(tǒng)有更低的成本、更高的產(chǎn)量及

6、更好的膜性能。 LPCVD三溫區(qū)加熱部件釘式熱電偶 (外部，控制)壓力表抽氣至真空泵氣體入口熱電偶 (內(nèi)部)LPCVD 淀積氧化硅壓力控制器三溫區(qū)加熱器加熱器TEOSN2O2真空泵氣流控制器LPCVD爐溫度控制器計(jì)算機(jī)終端工作接口爐溫控制器尾氣中等真空度下（約0.15托）反應(yīng)溫度一般在650-750載氣載氣載氣載氣氣態(tài)源氣態(tài)源液態(tài)源液態(tài)源固態(tài)源固態(tài)源前驅(qū)物氣體前驅(qū)物氣體 等離子體等離子體 等離子體是一種高能量、離子化的氣體。等離子體是一種高能量、離子化的氣體。 當(dāng)從中性原子中去除一個(gè)價(jià)電子時(shí)，形當(dāng)從中性原子中去除一個(gè)價(jià)電子時(shí)，形成正離子和自由電子。成正離子和自由電子。 在一個(gè)有限的工藝腔內(nèi)，利

7、用強(qiáng)直流或在一個(gè)有限的工藝腔內(nèi)，利用強(qiáng)直流或交流磁場(chǎng)或用某些電子源轟擊氣體原子都會(huì)導(dǎo)交流磁場(chǎng)或用某些電子源轟擊氣體原子都會(huì)導(dǎo)致氣體原子的離子化。致氣體原子的離子化。 等離子體輔助CVD 離子的形成 F +9離子是質(zhì)子（）與電子（）數(shù)不等地原子電子從主原子中分離出來(lái).少一個(gè)電子的氟原子到原子失去一個(gè)電子時(shí)產(chǎn)生一個(gè)正離子 F +9具有質(zhì)子（9）和電子（9）數(shù)目相等地中性粒子是原子氟原子總共有7個(gè)價(jià)電子價(jià)層環(huán)最多能有8個(gè)電子價(jià)層電子（）內(nèi)層電子（）在原子核中的質(zhì)子（未顯示電子）CVD 過(guò)程中使用等離子體的好處1. 更低的工藝溫度 (250 450)；2. 對(duì)高的深寬比間隙有好的填充能力 (用高密度等

8、離子體)；3. 淀積的膜對(duì)硅片有優(yōu)良的黏附能力；4. 高的淀積速率；5. 少的針孔和空洞，因?yàn)橛懈叩哪っ芏龋?. 工藝溫度低，因而應(yīng)用范圍廣。 在等離子體輔助 CVD 中膜的形成PECVD 反應(yīng)室連續(xù)膜 8) 副產(chǎn)物 去除 1) 反應(yīng)物進(jìn) 入反應(yīng)室襯底 2) 電場(chǎng)使反 應(yīng)物分解 3) 薄膜初始 物形成 4) 初始物吸附 5) 初始物擴(kuò)散到襯底中 6) 表面反應(yīng) 7) 副產(chǎn)物的解 吸附作用排氣氣體傳送RF 發(fā)生器副產(chǎn)物電極電極RF 場(chǎng)PECVDProcess gasesGas flow controllerPressure controllerRoughingpumpTurbopumpGas p

9、anelRF generatorMatching networkMicrocontroller operator InterfaceExhaustGas dispersion screenElectrodes化學(xué)氣相淀積的設(shè)備Chemical Vapor Deposition (CVD) TungstenOutputCassetteInputCassetteWaferHanderWafersWater-cooledShowerheadsMultistation SequentialDeposition ChamberResistivelyHeated Pedestal高密度等離子體淀積腔Pho

10、to 11.4 CVD單晶硅 (外延)： 最初的外延生長(zhǎng)技術(shù)是指： 利用化學(xué)氣相淀積的方法在單晶襯底上生長(zhǎng)一薄層單晶硅的技術(shù)。 P-silicon epi layerP+silicon substratesilicon dioxide (oxide)p- silicon epi layerp+ silicon substrate用CVD淀積不同的材料薄膜硅片上外延生長(zhǎng)硅SiSiClClHHSiSiSiSiSiSiSiSiSiSiSiClHClH化學(xué)反應(yīng)副產(chǎn)物淀積的硅外延層多晶硅襯底 外延的主要優(yōu)點(diǎn) 可根據(jù)需要方便地控制薄層單晶的電阻率、電導(dǎo)類型、厚度及雜質(zhì)分布等參數(shù)，增加了工藝設(shè)計(jì)和器件制造的

11、靈活性。 硅氣相外延爐排氣排氣排氣RF加熱RF 加熱氣體入口氣體入口臥式反應(yīng)爐桶式反應(yīng)爐立式反應(yīng)爐 CVD二氧化硅： 可以作為金屬化時(shí)的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜等。 低溫CVD氧化層：低于500 中等溫度淀積：500800 高溫淀積：900左右薄膜摻雜PSG、BSG、BPSG、FSGTEOSSourcen-wellp-channel transistorp-welln-channel transistorp+ substrateM etal 1insulator layer 2 多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一

12、。 氮化硅的化學(xué)汽相淀積：中等溫度(780820)的LPCVD或低溫(300) PECVD方法淀積。 金屬的淀積Chemical Vapor Deposition (CVD) Tungstenn-wellp-channel transistorp-welln-channel transistorp+ substratetitaniumtungstenChemical Reactions WF6 + 3 H2 W + 6 HFProcess Conditions Flow Rate: 100 to 300 sccm Pressure: 100 mTorr Temperature: 400 deg

13、rees C.小 結(jié) 薄膜特性要求 CVD反應(yīng)步驟和原理 CVD分類APCVD、LPCVD、PECVD CVD淀積不同材料s si i 、s si io o2 2、多晶硅、氮化硅、金屬CMOSCMOSCMOSn/p-well FormationGrow Thin OxideDeposit NitrideDeposit Resistsilicon substrateUV ExposureDevelop ResistEtch Nitriden-well ImplantRemove Resistsilicon substratep-welln-wellGrow Gate OxideCMOSCMOSC

14、MOSTransistor FabricationDeposit PolySiPolySi ImplantpolySipolySiDeposit ResistUV ExposureDevelop ResistEtch PolySiRemove ResistFoxsilicon substratep-welln-wellCMOSCMOSCMOSContacts & InterconnectsDeposit BPTEOSBPTEOSBPSG ReflowPlanarization EtchbackDeposit ResistUV ExposureDevelop ResistContact Etch

15、backRemove ResistFoxpolySipolySin+n+p+p+silicon substratep-welln-wellCMOSCMOSCMOSContacts & InterconnectsDepost Metal 1Metal 1Deposit ResistUV ExposureDevelop ResistEtch Metal 1Remove ResistFoxpolySipolySip+p+n+n+BPTEOSsilicon substratep-welln-wellCMOSCMOSCMOSContacts & InterconnectsDeposit IMD 1IMD

16、1Deposit SOGSOGPlanarization EtchbackDeposit ResistUV ExposureDevelop ResistVia EtchRemove ResistFoxpolySipolySip+p+Metal 1n+n+BPTEOSsilicon substratep-welln-wellCMOSCMOSCMOSContacts & InterconnectsDeposit Metal 2Metal 2Metal 2Deposit ResistUV ExposureDevelop ResistEtch Metal 2Remove ResistDeposit P

17、assivationFoxpolySipolySip+p+Metal 1n+n+BPTEOSIMD1SOGPassivation高的深寬比間隙Photograph courtesy of Integrated Circuit Engineering制備薄膜的方法之一：制備薄膜的方法之一： 化學(xué)汽相淀積（化學(xué)汽相淀積（CVD） (Chemical Vapor Deposition) 通過(guò)氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過(guò)程。 產(chǎn)生化學(xué)變化 反應(yīng)物必須以氣相的形式參加反應(yīng) 膜中所有材料物質(zhì)都來(lái)源于外部的源 常壓化學(xué)汽相淀積(APCVD) 質(zhì)量傳輸限制，相對(duì)簡(jiǎn)單 低壓化學(xué)汽相淀積(LPC

18、VD) 反應(yīng)速度限制，更好的膜性能 等離子增強(qiáng)化學(xué)汽相淀積(PECVD) 等離子體輔助 CVD 等離子體增強(qiáng) CVD（PECVD） 高密度等離子體 CVD（HDPCVD）CVD的種類CVD 過(guò)程中使用等離子體的好處1. 更低的工藝溫度 (250 450)；2. 對(duì)高的深寬比間隙有好的填充能力 (用高密度等離子體)；3. 淀積的膜對(duì)硅片有優(yōu)良的黏附能力；4. 高的淀積速率；5. 少的針孔和空洞，因?yàn)橛懈叩哪っ芏龋?. 工藝溫度低，因而應(yīng)用范圍廣。 CVD二氧化硅： 可以作為金屬化時(shí)的介質(zhì)層，而且還可以作為離子注入或擴(kuò)散的掩蔽膜等。 低溫CVD氧化層：低于500 中等溫度淀積：500800 高溫淀積：900左右薄膜摻雜PSG、BSG、BPSG、FSGChemical Vapor Deposition (CVD) Tungstenn-wellp-channel transistorp-welln-channel tr