離子刻蝕設(shè)備簡介

1、離子刻蝕設(shè)備簡介半導體技術(shù)天地,u/J;E&j3M*I8W i:H0y9L1N$U4e),g)dQUOTE:摘要：詳細闡述離子刻蝕技術(shù)的原理，反應(yīng)腔功能與結(jié)構(gòu)設(shè)計，著重介紹適應(yīng)集成電路特征尺寸微細化發(fā)展所采用的新技術(shù)。半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless"u,v/H J$L8?關(guān)鍵詞：刻蝕，

2、等離子體，射頻*)G52j1e+x6c半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless %r2W1o4K:z3U3%k6K)rAuthor: 劉曉明 from Applied Material (China) $J/B)B!r6K1J$-w-SolidState Technology( China)$H.j%A-T9l*

3、R"h(g,w半導體技術(shù)天地:t57(V.l N!|前言4l%e-m54s%Y$B4j半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless半導體技術(shù)天地"A)y:y%u-P(k(y;B目前，整個集成電路制造技術(shù)向著高集成度、小特征尺寸（CD）的方向發(fā)展。硅片直徑從最初的4英寸發(fā)展到已批量生產(chǎn)的12英寸生產(chǎn)線。同時，衡量半導體制

4、造技術(shù)的關(guān)鍵參數(shù)特征尺寸亦朝著微細化方向發(fā)展，從最初的5祄發(fā)展到當前的110nm、90nm、65nm。而刻蝕是決定特征尺寸的核心工藝技術(shù)之一。5W:v0A&Y9E h半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless,5_!H/u1f'C"r刻蝕技術(shù)分為濕法刻蝕和干法刻蝕。濕法刻蝕采用化學腐蝕進行

5、，是傳統(tǒng)的刻蝕工藝。它具有各項同性的缺點，即在刻蝕過程不但有所需要的縱向刻蝕，還有不需要的橫向刻蝕，因而精度差，線寬一般在3祄以上。干法刻蝕是因應(yīng)大規(guī)模集成電路電路生產(chǎn)的需要而被開發(fā)出的精細加工技術(shù)，它具有各項異性的特點，在最大限度上保證了縱向刻蝕，還控制了橫向刻蝕。目前流行的典型設(shè)備為反應(yīng)離子刻蝕（RIE-Reactive Ion Etch）系統(tǒng)。它已被廣泛應(yīng)用于微處理器（CPU）、存儲（DRAM）和各種邏輯電路的制造中。其分類按照刻蝕的材料分為介電材料刻蝕（Dielectric Etch）、多晶硅刻蝕（Poly-silicon Etch）和金屬刻蝕（Metal Etch）。&1f2

6、z)F-7%e,y2f9A)C9H半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless反應(yīng)離子刻蝕技術(shù)的原理:m2O2$N!n半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,

7、implant,metal,cmp,lithography,fab,fabless+S"F0g;K(C d7A o刻蝕精度主要是用保真度（Profile）、選擇比（Selectivity）、均勻性（Uniformity）等參數(shù)來衡量。所謂保真度度，就是要求把光刻膠的圖形轉(zhuǎn)移到其下的薄膜上,即希望只刻蝕所要刻蝕的薄膜，而對其上的掩膜和其下的襯底沒有刻蝕。事實上，以上三個部分都會被刻蝕，只是刻蝕速率不同。選擇比（Selectivity）就是用來衡量這一指標的參數(shù)。S=V/U（V為對薄膜的刻蝕速率，U為對掩膜或襯底的刻蝕速率），S越大則選擇比越好。由于跨越整個硅片的薄膜厚度和刻蝕速率不盡相

8、同，從而也導致圖形轉(zhuǎn)移的不均勻，尤其是中心（Center）和邊緣（Edge）相差較大。因而均勻性（Etch Rate Uniformity）成為衡量這一指標的重要參數(shù)。除以上參數(shù)外，刻蝕速率（Etch Rate）也是一個重要指標，它用來衡量硅片的產(chǎn)出速度，刻蝕速率越快，則產(chǎn)出率越高。"P"Z!c2k!S#_:O.q半導體技術(shù)天地-G1A"C#H(N*O&#Z反應(yīng)離子刻蝕是以物理濺射為主并兼有化學反應(yīng)的過程。通過物理濺射實現(xiàn)縱向刻蝕，同時應(yīng)用化學反應(yīng)來達到所要求的選擇比，從而很好地控制了保真度。"b,K$d1h6J9H&_ d-p!u/半導

9、體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless*Q*T$n+C4C7B半導體技術(shù)天地刻蝕氣體（主要是F基和CL基的氣體）在高頻電場（頻率通常為13.56MHz）作用下產(chǎn)生輝光放電，使氣體分子或原子發(fā)生電離，形成“等離子體”（Plasma）。在等離子體中，包含有正離子（Ion+)、負離子（Ion-）、游離基（Radical）和自由電子（e）。游離

10、基在化學上是很活波的，它與被刻蝕的材料發(fā)生化學反應(yīng)，生成能夠由氣流帶走的揮發(fā)性化合物，從而實現(xiàn)化學刻蝕。)K53u%p"N!p+U2_+A$_5h8a;U4W4s:t8w1u半導體技術(shù)天地另一方面，如圖1所示，反應(yīng)離子刻蝕腔體采用了陰極（Cathode）面積小，陽極面積大的不對稱設(shè)計。在射頻電源所產(chǎn)生的電場的作用下帶負電的自由電子因質(zhì)量小、運動速度快，很快到達陰極；而正離子則由于質(zhì)量大，速度慢不能在相同的時間內(nèi)到達陰極, 從而使陰極附近形成了帶負電的鞘層電壓。同時由于反應(yīng)腔的工作氣壓在10-310-2Torr, 這樣正離子在陰極附近得到非常有效的加速，垂直轟擊放置于陰極表面的硅片，這

11、種離子轟擊可大大加快表面的化學反應(yīng)及反應(yīng)生成物的脫附，從而導致很高的刻蝕速率。正是由于離子轟擊的存在才使得各向異性刻蝕得以實現(xiàn)。(j*g,X:m.-o+z41A/z*D8M+a.C半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless 半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip

12、,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless9o!D!c4y.2j0x,Y3f圖1.  DPSII 刻蝕腔結(jié)構(gòu)圖半導體技術(shù)天地8o43Q)7Y9g8p'R _(E6C5"3!s-+I8h+J初期的射頻系統(tǒng)普遍為電容式耦合單射頻系統(tǒng)設(shè)計（Bias RF）。但隨著工藝要求的不斷提高，雙射頻設(shè)計（Bias RF 和Source RF）開始被廣泛應(yīng)用。特別是到65nm以后，這已經(jīng)成為必然選擇。該設(shè)計

13、方式能把離子的轟擊速度和濃度分開控制，從而更好地控制刻蝕速率、選擇比、均勻性和特征尺寸（CD）。.t3L*L+s9F+A6O8t傳統(tǒng)的單射頻系統(tǒng)為了提高刻蝕速率，通常會增加RF功率以提高電場強度，從而增加離子濃度（Ion Density）、加快刻蝕。但離子的能量（Ion Energy）也會相應(yīng)增加，損傷硅片表面。 為了解決這一問題，半導體設(shè)備廠商普遍采用了雙射頻系統(tǒng)設(shè)計，也就是在原有基礎(chǔ)上，增加一個置于腔體頂部的射頻感應(yīng)電場來增加離子的濃度。其工作原理如下，如圖2所示，一個射頻電源（Source RF）加在一個電感線圈上，產(chǎn)生交變磁場從而產(chǎn)生感應(yīng)電場。該電場加速產(chǎn)生更多的離子，而又不直接轟擊硅

14、片。0T$H0T0A:n w;U(L5c#e $s$x.n(b-M圖2.  電感耦合原理圖-f%s4c3s4b4P/半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless/e9z/1P-h*_:B7t8o半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,de

15、sign,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless此外，在反應(yīng)腔四周安裝電磁場也是被廣泛應(yīng)用的以增加離子濃度的重要手段。電子在磁場和電場的共同作用下將作圓柱狀回旋運動而不是電場下的直線運動。磁場的存在將直接導致反應(yīng)氣體電離截面的增加。磁場的引進會增強離子密度，并使得等離子刻蝕技術(shù)可以在更低氣壓下得以運用（<10 mT）。由于離子密度的增加，撞擊表面的離子能量也可以在不降低刻蝕速率的情況下被降低，從而提高刻蝕選擇比。(v*Q7P!Q&

16、P9?-,g)V:b半導體技術(shù)天地反應(yīng)腔功能與結(jié)構(gòu)3Z5G6T O:p半導體技術(shù)天地半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless4Y/T.l'b*y&L7v!Y4一個典型的刻蝕腔體（Plasma Etch Chamber）主要由以下幾個部分組成："d+O-R.Z v%o.t:?'?7

17、N-:Z半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless.&r0K!c/L1. 反應(yīng)腔()v4c*%#u6M:Q'k$K*f半導體技術(shù)天地3i3q0)b1z1q(f+由鋁合金反應(yīng)腔體、換洗套件（Swap Kit）和工藝套件（Process Kit）組成。它們與陰極（Cathode）和腔體上蓋一起構(gòu)成產(chǎn)生等離子體的反應(yīng)室。在設(shè)備

18、的定期保養(yǎng)和清洗過程中，只需更換換洗套件、工藝套件和腔體上蓋，從而延長了腔體的使用壽命、縮短了保養(yǎng)時間、提高了生產(chǎn)效率。半導體技術(shù)天地;A/R+H5Y;i.B半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless,+I2T.a16m;-B(A2真空及壓力控制系統(tǒng)2C/Z8x)D!P.D.k9A0E3S6i5b%A刻蝕反應(yīng)腔工作在真空狀態(tài)下，工作壓力

19、一般在10-310-2Torr之間。 整個系統(tǒng)主要由干泵（Dry Pump）、分子泵（Turbo Pump）、調(diào)壓閥（Throttle Valve）、門閥（Gate Valve）、隔離閥（Isolation Valve）、真空計和各種真空檢測開關(guān)組成。干泵真空度通常能達到100mT，分子泵則能達到0.1mT，分子泵的選型根據(jù)刻蝕壓力和刻蝕腔容積的不同而不同。隨著硅片由200mm發(fā)展到300mm，極限真空的要求越來越高，分子泵的抽速越來越大。從3002200L/s發(fā)展到1600-2500L/s。為了進一步提高刻蝕的均勻性，某些產(chǎn)品還采用了雙分子泵設(shè)計，如應(yīng)用材料公司的300mm EMAX。壓力的

20、測量是由真空計來實現(xiàn)的，要求具有精度高、穩(wěn)定性好的優(yōu)點。薄膜式電容真空計（Manometer）則因具備上述特點，而被業(yè)界廣泛應(yīng)用。其量程范圍有100mT，1T和10T三種。金屬和多晶硅刻蝕多選用100mT 真空計，而介電材料刻蝕選用1T真空計。壓力控制由電動調(diào)壓閥（Throttle Valve）來完成。!B%w7g7W3B1J(r,半導體技術(shù)天地半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,c

21、mp,lithography,fab,fabless4L;c)F#V3a%N,o3. 射頻（RF）系統(tǒng)1p(l2o R%j半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,$v!b)C._5s-L射頻系統(tǒng)由射頻發(fā)生器（RF Generator）和匹配器（RF Match）組成，發(fā)生器產(chǎn)生的射頻信號首先輸出到匹配器，然后輸出到反映腔陰極。

22、該系統(tǒng)通常有兩種組合方式：常用的為固定頻率射頻發(fā)生器和可調(diào)匹配器；另一種則為變頻式射頻發(fā)生器和不可調(diào)匹配器。當反應(yīng)腔內(nèi)的等離子體形成后，整個腔體為可變電容性負載。對于第一種組合方式，射頻發(fā)生器的輸出頻率和功率固定，匹配器則自動調(diào)節(jié)其內(nèi)部的可變電感（L）實現(xiàn)共振；同時調(diào)節(jié)可變電容器來實現(xiàn)阻抗匹配（50）以減小反射頻率，從而使發(fā)生器的功率最大限度地輸出到陰極。對于第二種組合方式，匹配器由固定的電容和電感組成，射頻發(fā)生器通過調(diào)節(jié)頻率實現(xiàn)共振，同時增大實際輸出功率來保證輸出到陰極的功率達到設(shè)定值。7;F*n't8U#f半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wa

23、fer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless)s4E+Z-g4Y6c半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless

24、4. 靜電吸盤和硅片溫度控制系統(tǒng)半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless"F#t(d+h5z9f1h;A'D;w7I#/e6I6S4i0v在200mm和300mm集成電路制造設(shè)備中，各供應(yīng)商普遍采用了靜電吸盤（Electrostatic Chuck）技術(shù)，而拋棄了傳統(tǒng)的機械固定模式。它提高了刻蝕

25、均勻性、減少了塵埃微粒（Particle）。同時，熱交換器和硅片背面氦氣（He）冷卻技術(shù)進行溫度控制的運用確保了整個硅片在刻蝕過程中的溫度均勻，從而減少了對刻蝕速率均勻性的影響。 靜電吸盤按照原理分為庫侖力靜電場吸附和Johnsen-Rahbeck 效應(yīng)兩種，主要是利用吸盤上所加高電壓（HV）與硅片上因等離子效應(yīng)而產(chǎn)生的負電壓(DC Bias)之間的電壓差將硅片吸附到吸盤上。它們采用了不同的介電材料，前一種采用高分子聚合物（Polymer），后一種則采用氮化鋁（AlN）。它們與高電壓（HV Module）發(fā)生器相配合，產(chǎn)生可通過軟件設(shè)定的電壓值。0c7_5!d:w'D0C7|,U8i9

26、k總的來說，高分子聚合物靜電吸盤所需電壓較高，漏電流也大，使用壽命較短。而陶瓷靜電吸盤（ALN Ceramic ESC）價格相對昂貴，但使用壽命長，能提供更穩(wěn)定的吸附力（Chucking  Force）和背氦控制。'g*0z6W""O1r6q8U)z)r半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabl

27、ess0n%*K/d%N5氣體流量控制系統(tǒng)4L/T&K50s/m9t57E'g9半導體,芯片,集成電路,設(shè)計,版圖,芯片,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless5J)b2q8P*Z.p刻蝕氣體的流量由質(zhì)量流量控制器（MFC）來控制，其流量范圍一般為50-1000sccm，控制精度可達+/-1%，流量穩(wěn)定時間<1s 。該控制器按照內(nèi)部結(jié)構(gòu)可分為模擬電路型

28、，數(shù)字電路型及目前最先進的壓力變化補償型（PTI-Pressure Transient Insensitive Technology）。該控制器能夠自動補償氣源壓力的波動，保證輸出流量穩(wěn)定。)W7v%L$a5t,b(3uS-j/w% p,o6刻蝕終點檢測系統(tǒng)-_"W#V3,(?4q'X*g6Q%x半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,li

29、thography,fab,fabless!d+v'q1_6_'L&j(X&G1d8l)m該系統(tǒng)被廣泛應(yīng)用于先進刻蝕設(shè)備中，以保證刻蝕深度。其工作原理為通過檢測特定波長的光，來確定刻蝕是否結(jié)束。通常有兩種方式：一是檢測參與反應(yīng)的化學氣體濃度突然升高 ，或者檢測反應(yīng)生成物的濃度驟然下降。該設(shè)備按照檢測波長的范圍可分為單波長（High Optical Throughput）和分光鏡（Monochromator）兩種。前者只能通過特定波長的光，后者可通過電機控制分光鏡的角度將所需波長的光分離出來。0c2W1u5s#b+n半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,

30、工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless7傳送系統(tǒng)半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,

31、fabless#m9y*O/V8R8J%G+1C傳送系統(tǒng)由機械手（Robot）、硅片中心檢測器和氣缸等主要部件組成。機械手負責硅片的傳入和傳出。在傳送過程中，中心檢測器會自動檢測硅片中心在機械手上的位置，進而補償機械手伸展和旋轉(zhuǎn)的步數(shù)以保證硅片被放置在靜電吸盤的中心。硅片在反應(yīng)腔中通常有硅片刻蝕時的位置硅片被傳送時的位置，它們是通過氣缸帶動波紋管上下運動來實現(xiàn)的。64z"&A;9s6T半導體,芯片,集成電路,設(shè)計,版圖,晶圓,制造,工藝,制程,封裝,測試,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab