微機(jī)的基本組成電路20100916學(xué)習(xí)教案

1、微機(jī)的基本微機(jī)的基本(jbn)組成電路組成電路20100916第一頁，共24頁。四位(s wi)ALU邏輯圖 第1頁/共24頁第二頁，共24頁。四位(s wi)ALU功能表S3S2S1S0正正 邏邏 輯輯M=H邏輯運(yùn)算邏輯運(yùn)算M=L 算術(shù)運(yùn)算算術(shù)運(yùn)算Cn=1Cn=0LLLLAAA加加1LLLHA+BA+B(A+B)加加1LLHLABA+B(A+B)加加1LLHH“0”減減1“0”LHLLABA加加(AB)A加加(AB)加加1LHLHB(AB)加加(A+B)(AB)加加(A+B)加加1LHHLABA減減B減減1A減減BLHHHAB(AB)減減1A 第2頁/共24頁第三頁，共24頁。四位(s wi

2、)ALU功能表續(xù)S3S2S1S0正正 邏邏 輯輯M=H邏輯運(yùn)算邏輯運(yùn)算M=L 算術(shù)運(yùn)算算術(shù)運(yùn)算 Cn=1Cn=0HLLLA+BA加加(AB)A加加(AB)加加1HLLHA BA加加BA加加B加加1HLHLB(AB)加加(A+B)(AB)加加(A+B)加加1HLHHAB(AB)減減1ABHHLL“1”A加加AA加加A加加1HHLHA+BA加加(A+B)A加加(A+B)加加1HHHLA+BA加加(A+B)A加加(A+B)加加1HHHHAA減減1A 第3頁/共24頁第四頁，共24頁。第2章 微機(jī)(wi j)的基本組成電路2.2 觸發(fā)器 觸發(fā)器(Trigger)是構(gòu)成寄存器和存儲(chǔ)器的基本單元，是計(jì)算機(jī)

3、的記憶細(xì)胞。2.2.1 RS觸發(fā)器(1)電路結(jié)構(gòu)：由兩個(gè)交叉耦合的 “與非”或“或非”門組成，2 個(gè)輸出分別為 Q和 /Q，兩路輸入(shr)分別為 R 和 S。如下圖所示：(2)功能(gngnng)描述：當(dāng)S=1且R=0時(shí)，Q=1，/Q=0，稱為置位，在S變?yōu)?后，Q和/Q將保持不變。當(dāng)S=0且R=1時(shí)，Q=0，/Q=1，稱為復(fù)位，在R變?yōu)?后，Q和/Q將保持不變。當(dāng)S=0且R=0時(shí)，保持原狀態(tài)不變。當(dāng)S=1且R=1時(shí)，狀態(tài)不定。(3)符號(hào)：見右圖。(4)帶時(shí)標(biāo)的RS觸發(fā)器（同步RS觸發(fā)器),電路圖見教材P19圖2-4。sRsRQ/Q第4頁/共24頁第五頁，共24頁。第2章 微機(jī)的基本(jb

4、n)組成電路2.2.2 D觸發(fā)器(1)電路(dinl)結(jié)構(gòu)：見右圖：(2)功能(gngnng)描述： 當(dāng)D=1時(shí)，Q=1、/Q=0， D=0時(shí)，Q=0、/Q=1。 即Q=DCLKDQQPRCLRCLKDQQPRCLRCLKDQQPRCLR(3)改進(jìn)：加上同步時(shí)鐘信號(hào)CLK、邊沿觸發(fā)、加上預(yù)置和清除端。符號(hào)如下： 正邊沿觸發(fā) 負(fù)邊沿觸發(fā) 低電平預(yù)置和清除第5頁/共24頁第六頁，共24頁。2.2.3 JK觸發(fā)器(1)電路(dinl)結(jié)構(gòu)：見下圖。第2章 微機(jī)的基本(jbn)組成電路(2)功能(gngnng)描述：J K Q 動(dòng)作 0 0 保持原狀 自鎖狀態(tài) 0 1 0 復(fù)位 1 0 1 置位 1

5、1 原狀態(tài)的反碼 翻轉(zhuǎn)JK觸發(fā)器的符號(hào)如下：CLKJQQPRCLRK第6頁/共24頁第七頁，共24頁。2.3 寄存器寄存器（Register）是由觸發(fā)器組成的一種存儲(chǔ)裝置。特點(diǎn)：用于暫存數(shù)據(jù)(shj)。不同于存儲(chǔ)器，數(shù)量少，速度快。分類：緩沖寄存器（Buffer Register）：暫存數(shù)據(jù)(shj)。移位寄存器(Shift Register)：除存儲(chǔ)功能外，還具有移位功能。計(jì)數(shù)器(Counter)：除存儲(chǔ)功能外，還具有計(jì)數(shù)功能。累加器(Accumulator)：用于暫存ALU的計(jì)算結(jié)果。2.3.1 緩沖寄存器 由邊沿觸發(fā)的D觸發(fā)器組成。例如： 第2章 微機(jī)的基本(jbn)組成電路X0Y0D0

6、Q0X1Y1D1Q1X2Y2D2Q2X3Y3D3Q3CLKCLR第7頁/共24頁第八頁，共24頁。2.3.1 緩沖寄存器 可控緩沖寄存器：每個(gè)D觸發(fā)器增加一個(gè)(y )裝入控制門LOAD，見下圖。 Y0CLKCLRX0D0Q0X1D0Q0X2D0Q0X3D0Q0Y1Y2Y3LOAD1&1&1&1&裝入控制門第2章 微機(jī)的基本(jbn)組成電路第8頁/共24頁第九頁，共24頁。2.3.2 移位寄存器(1)功能(gngnng)：將其所存儲(chǔ)的數(shù)據(jù)進(jìn)行移位操作。移位操作的類型： 邏輯左移 邏輯移位 邏輯右移 移位操作 循環(huán)左移 循環(huán)右移 算術(shù)移位 算術(shù)左移 算術(shù)右移(2)

7、電路結(jié)構(gòu)：由D觸發(fā)器串聯(lián)在一起形成。例：4位左移寄存器電路圖：第2章 微機(jī)的基本(jbn)組成電路DinD0Q0D1Q1D2Q2D3Q3CLKCLR(3)可控移位寄存器：增加(zngji)裝入控制門LOAD等控制電路。第9頁/共24頁第十頁，共24頁。2.3.3 計(jì)數(shù)器(1)行波計(jì)數(shù)器（Travelling wave counter）第2章 微機(jī)的基本組成(z chn)電路計(jì)數(shù)(j sh)規(guī)律：0000 0001 0010 0011 1110 1111 0000(2)可控行波計(jì)數(shù)器:第10頁/共24頁第十一頁，共24頁。(3)同步計(jì)數(shù)器（synchronous counter） 解決(jiju

8、)行波計(jì)數(shù)器翻轉(zhuǎn)速度慢的缺點(diǎn)第2章 微機(jī)(wi j)的基本組成電路(4)環(huán)形(hun xn)計(jì)數(shù)器（ring counter） 特點(diǎn)：只有1位為1，其它位為0，1在計(jì)數(shù)器中流動(dòng)計(jì)數(shù)規(guī)律：0001 0010 0100 1000 0001 0010 0100 1000 CLK第11頁/共24頁第十二頁，共24頁。第2章 微機(jī)的基本(jbn)組成電路(5)程序計(jì)數(shù)器（Program Counter,簡稱PC）用于存儲(chǔ)計(jì)算機(jī)下一條要執(zhí)行的指令的地址，可以從0開始計(jì)數(shù)(每次加1或加一個(gè)固定的數(shù))，以支持程序的順序(shnx)執(zhí)行；也可以將外部數(shù)據(jù)裝入其中，以支持程序跳轉(zhuǎn)操作。2.3.4 累加器（Accu

9、mulator)用于暫存ALU的運(yùn)算結(jié)果,能裝入及輸出(shch)數(shù)據(jù)、左移、右移。見右圖。第12頁/共24頁第十三頁，共24頁。第2章 微機(jī)的基本組成(z chn)電路2.4 三態(tài)輸出電路(dinl)三態(tài)門是構(gòu)成總線部件不可缺少的電路(dinl)元件，其作用是可以使多個(gè)輸入、輸出信號(hào)共享一條信號(hào)傳輸線，從而達(dá)到節(jié)省線路的目的。(1)三態(tài)輸出電路(dinl)：見右圖。(2)工作原理： E A B 0 0 高阻 0 1 高阻 1 0 0 1 1 1即：E=0時(shí)，A、B之間斷開(dun ki)， E=1時(shí)，A、B之間導(dǎo)通。三態(tài)門符號(hào)見右下圖。注意：用兩個(gè)三態(tài)門可以構(gòu)成雙向三態(tài)輸出電路，見教材P29

10、。三態(tài)門簡稱E門，裝入門簡稱L門。三態(tài)指0、1以及高阻態(tài)第13頁/共24頁第十四頁，共24頁。第2章 微機(jī)(wi j)的基本組成電路2.5 總線結(jié)構(gòu)(1)總線結(jié)構(gòu)原理圖：CDABCLKCLKCLKCLKLAEALBEBLCECLDEDW3W2W1W0第14頁/共24頁第十五頁，共24頁。第2章 微機(jī)的基本(jbn)組成電路2.5 總線結(jié)構(gòu)(2)控制字：將各個(gè)寄存器的裝入控制門(L門)和三態(tài)門(E門)的控制信號(hào)排成一列，稱為控制字CON。如上圖，其控制字為： CON=LAEALBEBLCECLDED控制字的作用：控制字用于多個(gè)寄存器中任意兩個(gè)寄存器之間利用公共總線進(jìn)行信息(xnx)傳輸。為了保證

11、信息(xnx)傳輸?shù)恼_性，控制字的取值必須符合一定的規(guī)則。如在某一時(shí)鐘節(jié)拍內(nèi)，只能有一個(gè)寄存器的E門打開，否則就會(huì)產(chǎn)生沖突。例： 控制字CON 信息(xnx)流通 LA EA LB EB LC EC LD ED 1 0 0 1 0 0 0 0 數(shù)據(jù)由B A 0 1 1 0 0 0 0 0 數(shù)據(jù)由A B 0 1 0 0 1 0 0 0 數(shù)據(jù)由A C 0 1 0 0 0 0 1 0 數(shù)據(jù)由A D 0 0 1 0 0 0 0 1 數(shù)據(jù)由D B 1 0 0 0 0 1 0 0 數(shù)據(jù)由C A控制字將由控制器發(fā)出并送到各個(gè)寄存器上去。第15頁/共24頁第十六頁，共24頁。第2章 微機(jī)的基本組成(z ch

12、n)電路2.6 存儲(chǔ)器(Memory)(1)基本概念：存儲(chǔ)器是計(jì)算機(jī)中用于存儲(chǔ)程序和數(shù)據(jù)的裝置。存儲(chǔ)器由許多存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元所存儲(chǔ)的內(nèi)容稱為一個(gè)字(word)，一個(gè)字由若干位(bit)構(gòu)成，8個(gè)bit稱為一個(gè)字節(jié)(byte)。為了能夠準(zhǔn)確地訪問到所需要的存儲(chǔ)單元，必須為每個(gè)存儲(chǔ)單元分配一個(gè)地址(dzh)(address,相當(dāng)于門牌號(hào)碼)。地址(dzh)是二進(jìn)制代碼，n位地址(dzh)碼可以表示2n個(gè)地址(dzh)，即n根地址(dzh)線可以譯出2n個(gè)地址(dzh)號(hào)。m個(gè)存儲(chǔ)單元、每個(gè)存儲(chǔ)單元n位的存儲(chǔ)器通常表示為mn的存儲(chǔ)器。例如：168存儲(chǔ)器表示有16個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元8位

13、，它有4條地址(dzh)線，8條數(shù)據(jù)線。第16頁/共24頁第十七頁，共24頁。第2章 微機(jī)的基本組成(z chn)電路2.6 存儲(chǔ)器(Memory)(2)存儲(chǔ)器的結(jié)構(gòu)(jigu):單個(gè)寄存器接到總線示意圖:第17頁/共24頁第十八頁，共24頁。第2章 微機(jī)的基本(jbn)組成電路2.6 存儲(chǔ)器(Memory)(2)存儲(chǔ)器的結(jié)構(gòu):寄存器組接到總線(zn xin)示意圖。問題：控制線太多，如何改進(jìn)？第18頁/共24頁第十九頁，共24頁。第2章 微機(jī)的基本組成(z chn)電路2.6 存儲(chǔ)器(Memory)(2)存儲(chǔ)器的結(jié)構(gòu)(jigu): 改進(jìn)1：將L,E改為W/R和CS，改進(jìn)2：采用譯碼器，在任一

14、時(shí)刻只選中一個(gè)寄存器。第19頁/共24頁第二十頁，共24頁。第2章 微機(jī)(wi j)的基本組成電路2.6 存儲(chǔ)器(Memory)(2)存儲(chǔ)器的結(jié)構(gòu): 問題：譯碼器的輸出(shch)線太多，怎么辦？改進(jìn)3：采用行列譯碼，使用存儲(chǔ)矩陣！這樣，行線、列線數(shù)目明顯減少，在交叉點(diǎn)處放置存儲(chǔ)單元。第20頁/共24頁第二十一頁，共24頁。第2章 微機(jī)的基本(jbn)組成電路2.6 存儲(chǔ)器(Memory)(2)存儲(chǔ)器的結(jié)構(gòu)(jigu): 存儲(chǔ)器的外框圖：第21頁/共24頁第二十二頁，共24頁。第2章 微機(jī)(wi j)的基本組成電路2.6 存儲(chǔ)器(Memory)(3)存儲(chǔ)器的分類(fn li):半導(dǎo)體存儲(chǔ)器(Simiconductor Memory)只讀存儲(chǔ)器ROM（Read Only Memor