9-數(shù)字集成電路基本單元與版圖ppt課件

1、集成電路設(shè)計(jì)根底集成電路設(shè)計(jì)根底第九章第九章 數(shù)字集成電路根本單元數(shù)字集成電路根本單元第九章第九章 數(shù)字集成電路根本單元與幅員數(shù)字集成電路根本單元與幅員9.1 TTL根本電路根本電路 9.2 CMOS根本門電路及幅員實(shí)現(xiàn)根本門電路及幅員實(shí)現(xiàn)9.3 數(shù)字電路規(guī)范單元庫設(shè)計(jì)數(shù)字電路規(guī)范單元庫設(shè)計(jì) 9.4 焊盤輸入輸出單元焊盤輸入輸出單元 9.5 了解了解CMOS存儲(chǔ)器存儲(chǔ)器 29.1 TTL根本電路根本電路 3TTL反相器反相器4具有多發(fā)射極晶體管的具有多發(fā)射極晶體管的3輸入端與非門電路輸入端與非門電路與非門電路與非門電路5TTL或非門或非門 第九章第九章 數(shù)字集成電路根本單元與幅員數(shù)字集成電路根

2、本單元與幅員9.1 TTL根本電路根本電路 9.2 CMOS根本門電路及幅員實(shí)現(xiàn)根本門電路及幅員實(shí)現(xiàn)9.3 數(shù)字電路規(guī)范單元庫設(shè)計(jì)數(shù)字電路規(guī)范單元庫設(shè)計(jì) 9.4 焊盤輸入輸出單元焊盤輸入輸出單元 9.5 了解了解CMOS存儲(chǔ)器存儲(chǔ)器 69.2.1 CMOS反相器反相器7NMOS和和PMOS的襯底分開的襯底分開NMOS的襯底接最低電位的襯底接最低電位地，地，PMOS的襯底接最高電位的襯底接最高電位Vdd。NMOS的源極接地，漏極接高的源極接地，漏極接高電位；電位；PMOS的源極接的源極接Vdd，漏極接低，漏極接低電位。電位。輸入信號(hào)輸入信號(hào)Vi加在兩管加在兩管g和和s之間，由于之間，由于NMOS

3、的的s接地，接地， PMOS的的s接接 Vdd，所以，所以Vi對(duì)兩管參考電位不同。對(duì)兩管參考電位不同。CMOS反相器的轉(zhuǎn)移特性反相器的轉(zhuǎn)移特性8Vi Vtn 導(dǎo)通Vi Vdd - |Vtp| 截止Vi Vdd - |Vtp| 導(dǎo)通NMOS：PMOS：PMOS視為視為NMOS的負(fù)載，可以像作負(fù)載線一樣，把的負(fù)載，可以像作負(fù)載線一樣，把PMOS的的特性作在特性作在NMOS的特性曲線上的特性曲線上整個(gè)任務(wù)區(qū)整個(gè)任務(wù)區(qū)分為五個(gè)區(qū)域分為五個(gè)區(qū)域A B C D ECMOS反相器的轉(zhuǎn)移特性反相器的轉(zhuǎn)移特性(續(xù)續(xù)1)9A區(qū)：區(qū)：0 Vi VtnNMOS截止截止 Idsn = 0PMOS導(dǎo)通導(dǎo)通Vdsn = V

4、dd Vdsp = 0 反相器轉(zhuǎn)移特性反相器轉(zhuǎn)移特性(續(xù)續(xù)2)102=(-)2ndsnitnIV VnnnoxnWtL p1=( -) (-)-(-)2sdpiddtnoddoddIV VVV VV VpppoxpWtL B區(qū)：區(qū)： Vtn Vi Vdd NMOS飽和導(dǎo)通，飽和導(dǎo)通，等效為電流源等效為電流源NMOS平方率平方率跨導(dǎo)因子跨導(dǎo)因子PMOS平方率平方率跨導(dǎo)因子跨導(dǎo)因子 PMOS等效為等效為非線性電阻非線性電阻在在Idsn的驅(qū)動(dòng)下，的驅(qū)動(dòng)下，Vdsn自自Vdd下降下降, |Vdsp|自自0V開場上升。開場上升。反相器轉(zhuǎn)移特性反相器轉(zhuǎn)移特性(續(xù)續(xù)3)1122=(-)=(-)22pndsn

5、itndspiddtpIV VIV VVC區(qū)：區(qū)： Vi VddNMOS導(dǎo)通，處于飽和區(qū)；導(dǎo)通，處于飽和區(qū)；PMOS也導(dǎo)通，也導(dǎo)通， 處于飽和區(qū)；處于飽和區(qū)；均等效于一個(gè)電流源。均等效于一個(gè)電流源。/1/ddtptnnpinpVVVV反相器轉(zhuǎn)移特性反相器轉(zhuǎn)移特性(續(xù)續(xù)4) n/ p對(duì)轉(zhuǎn)移特性的影響對(duì)轉(zhuǎn)移特性的影響12反相器轉(zhuǎn)移特性反相器轉(zhuǎn)移特性(續(xù)續(xù)5)132=()2pdspiddtpIVVV22dsndsnnitndsnVIVVVD區(qū)：區(qū)： Vdd/2 Vi Vdd/2 +Vtp與與B區(qū)情況相反，區(qū)情況相反，PMOS導(dǎo)通，導(dǎo)通，處于飽和區(qū)，等效一個(gè)電流源：處于飽和區(qū)，等效一個(gè)電流源：NMOS

6、強(qiáng)導(dǎo)通，等效于非線性電阻強(qiáng)導(dǎo)通，等效于非線性電阻反相器轉(zhuǎn)移特性反相器轉(zhuǎn)移特性(續(xù)續(xù)6)PMOS截止，截止，NMOS導(dǎo)通。導(dǎo)通。Vdsn = 0|Vdsp| = VddIdsp = 0與與A區(qū)相反區(qū)相反14E區(qū)：區(qū)：Vi Vdd +Vtp反相器轉(zhuǎn)移特性反相器轉(zhuǎn)移特性(續(xù)續(xù)7)15CMOS反相器的轉(zhuǎn)移特性和穩(wěn)態(tài)支路電流反相器的轉(zhuǎn)移特性和穩(wěn)態(tài)支路電流ABCDEVi0tnV2ddVddtpVVddVddVOVdsnI反相器轉(zhuǎn)移特性反相器轉(zhuǎn)移特性(續(xù)續(xù)8)PMOS和和NMOS在在5個(gè)區(qū)域中的定性導(dǎo)電特性。個(gè)區(qū)域中的定性導(dǎo)電特性。 16ABCDEPMOSon+on+on+onoffNMOSoffonon+

7、on+on+對(duì)于數(shù)字信號(hào)，對(duì)于數(shù)字信號(hào)，CMOS反相器靜態(tài)時(shí)，任務(wù)在反相器靜態(tài)時(shí)，任務(wù)在A區(qū)區(qū) 或或E區(qū)區(qū)Vi = 0 (I = 0)Vo = Vdd( O = 1 )Vi = Vdd (I = 1)Vo = 0 ( O = 0 )形狀轉(zhuǎn)換時(shí)：形狀轉(zhuǎn)換時(shí)：(I = 0) (I = 1) (I =1) (I = 0) Is-s= 0 Pdc= 0Is-s 0Ptr 0CMOS反相器的瞬態(tài)特性反相器的瞬態(tài)特性 研討瞬態(tài)特性必需思索負(fù)載研討瞬態(tài)特性必需思索負(fù)載電容下一級(jí)門的輸入電容電容下一級(jí)門的輸入電容的影響。的影響。 脈沖信號(hào)參數(shù)定義脈沖信號(hào)參數(shù)定義上升時(shí)間上升時(shí)間tr Vo=10%VomaxVo

8、=90%Vomax下降時(shí)間下降時(shí)間tf Vo=90%VomaxVo=10%Vomax 延遲時(shí)間延遲時(shí)間td Vi=50%VimaxVo=50%Vomax 17NMOS和和PMOS源、漏極間電壓的變化過程為：源、漏極間電壓的變化過程為：Vdsn：0Vdd|Vdsp|：Vdd0 ，即，即 123原點(diǎn)原點(diǎn)18CMOS反相器的瞬態(tài)特性反相器的瞬態(tài)特性(續(xù)續(xù)1)Vi從從1到到0 CL充電充電 思索到上拉管導(dǎo)通時(shí)先為飽和形狀而后為非飽和思索到上拉管導(dǎo)通時(shí)先為飽和形狀而后為非飽和形狀，輸出脈沖上升時(shí)間可分為兩段來計(jì)算。形狀，輸出脈沖上升時(shí)間可分為兩段來計(jì)算。19CMOS反相器的瞬態(tài)特性反相器的瞬態(tài)特性(續(xù)續(xù)

9、2)Vo VO CL被充電被充電 VO上升上升 Vomax= V -Vtn假設(shè)假設(shè)Vi V -Vtn Vgs VO CL充電充電 VO上升上升 VO= ViVi VO CL放電放電 VO下降下降 VO= VOmin= Vtp=0 VO(t)= max(Vi， Vtp)2 ) = 1 (V = Vdd)， PMOS不通，不通， VO和和O堅(jiān)持不變，堅(jiān)持不變， 即即 VO(t)=VO O=O=1 VO= VOPMOS傳輸門傳輸門(續(xù)續(xù))PMOS傳輸門用作開關(guān)傳輸邏輯信號(hào)時(shí)傳輸門用作開關(guān)傳輸邏輯信號(hào)時(shí)傳輸傳輸“1邏輯，邏輯， 將是理想的。將是理想的。傳輸傳輸“0邏輯，邏輯， 不是理想的。由于電平是蛻

10、化的，不是理想的。由于電平是蛻化的， 即即Vi=0， Vomin=Vtp. PMOS放電放不究竟！放電放不究竟！PMOS 傳輸門也是由傳輸門也是由控制的控制的. =0， MOS導(dǎo)通，導(dǎo)通， 傳輸信號(hào)傳輸信號(hào)=1， MOS截止，截止， VO= VO PMOS 傳輸門也是一種記憶元件，傳輸門也是一種記憶元件， 可構(gòu)成時(shí)序邏輯可構(gòu)成時(shí)序邏輯PMOS傳輸門傳輸門(續(xù)續(xù))PMOS傳輸門特性傳輸門特性VOVddVO|VTp|V Vi00VddVddO1O0 I0011PMOS傳輸門的根本特性為：傳輸門的根本特性為： OI 在在的控制下，傳送的控制下，傳送I = 0 O = I = 1 O = OCMOS傳

11、輸門將將NMOS傳輸門和傳輸門和PMOS傳輸門的優(yōu)缺陷加以互補(bǔ)，傳輸門的優(yōu)缺陷加以互補(bǔ)， 得到特性優(yōu)良的得到特性優(yōu)良的CMOS傳輸門傳輸門P-gateN-gate =0， NMOS和和PMOS都不導(dǎo)通，都不導(dǎo)通，VO(t)= VO(t-Tp)不傳輸信號(hào)不傳輸信號(hào) =1， NMOS和和PMOS導(dǎo)通，導(dǎo)通， 有兩條通路有兩條通路 假設(shè)假設(shè)I=0， 那么那么NMOS通路更有效通路更有效 CL可以放電放到可以放電放到 0 假設(shè)假設(shè)I=1， 那么那么PMOS通路更有效通路更有效 CL可以充電充到可以充電充到 1這樣，輸出電平要么是這樣，輸出電平要么是0，要么是，要么是1(Vdd)，沒有電平蛻化，沒有電平

12、蛻化，可理想地實(shí)現(xiàn)信號(hào)傳送。，可理想地實(shí)現(xiàn)信號(hào)傳送。43傳輸門的銜接傳輸門的銜接傳輸門的銜接方式主要有：串聯(lián)、并聯(lián)、串并聯(lián)傳輸門的銜接方式主要有：串聯(lián)、并聯(lián)、串并聯(lián)經(jīng)過適當(dāng)?shù)你暯涌梢詫?shí)現(xiàn)特定的邏輯關(guān)系。經(jīng)過適當(dāng)?shù)你暯涌梢詫?shí)現(xiàn)特定的邏輯關(guān)系。串聯(lián)串聯(lián) 1 2VO00VO01VO10VO11Min(Va，V 2-VTn)兩個(gè)兩個(gè)NMOS傳輸門的控制信號(hào)分別是傳輸門的控制信號(hào)分別是1與與2Va是銜接點(diǎn)是銜接點(diǎn)a上的電壓。上的電壓。當(dāng) 兩 個(gè) 管 子 都 導(dǎo) 通 時(shí) ， 最 后 輸 出 電 壓當(dāng) 兩 個(gè) 管 子 都 導(dǎo) 通 時(shí) ， 最 后 輸 出 電 壓VO該當(dāng)是該當(dāng)是Va與與(V2VTn)之間的最小

13、值。之間的最小值。Va是前級(jí)的輸出電壓，該當(dāng)是是前級(jí)的輸出電壓，該當(dāng)是Vi與與(V1VTn)之間的最小值之間的最小值。VO = min( Va，V2VTn) = minmin(Vi，V1VTn)，(V2VTn) = minVi，V1VTn，V2VTn傳輸門串聯(lián)傳輸門串聯(lián)傳輸門串聯(lián)傳輸門串聯(lián)(續(xù)續(xù)) 1 = 0 V 1 = 0 2 = 0 V 2 = 0 1 = 1 V 1 = Vdd 2 = 1 V 2 = Vdd I = 0 Vi = 0 I = 1 Vi = Vdd-VTnVOVdd-VTnVOVOVO0VOVOV2 V2000VddVddVddVdd0Vi0VddOO0OOO1O 2 2

14、00011110I01傳輸門串聯(lián)傳輸門串聯(lián)(續(xù)續(xù))1) 控制信號(hào)控制信號(hào)1與與2的作用是以結(jié)合方式出現(xiàn)的。的作用是以結(jié)合方式出現(xiàn)的。假設(shè)假設(shè)12 = 0 ，總有一個(gè)開關(guān)不導(dǎo)通，輸出就堅(jiān)持在前一個(gè)形，總有一個(gè)開關(guān)不導(dǎo)通，輸出就堅(jiān)持在前一個(gè)形狀之值，狀之值，VO= VO。假設(shè)假設(shè)12 = 1，那么兩個(gè)開關(guān)都導(dǎo)通，可以傳輸數(shù)據(jù)，那么兩個(gè)開關(guān)都導(dǎo)通，可以傳輸數(shù)據(jù)2) 傳輸傳輸“0邏輯是理想的，但傳輸邏輯是理想的，但傳輸“1邏輯那么產(chǎn)生電平蛻化邏輯那么產(chǎn)生電平蛻化。 其蛻其蛻 化程度為化程度為 min( V1VTn，V2VTn )。3 輸入輸入I與輸出與輸出O之間的關(guān)系為，之間的關(guān)系為，O = 12(

15、I )12 = 1 O = I12 = 0 O = O 4 推行到恣意推行到恣意k個(gè)傳輸門串聯(lián)，有個(gè)傳輸門串聯(lián)，有O = 12k( I ) 但電平蛻化更嚴(yán)重。但電平蛻化更嚴(yán)重。傳輸門并聯(lián)傳輸門并聯(lián)V 1V 2VO00VO0VddMin(Vi2 ,V 2VTn)Vdd0Min(Vi1 ,V 1VTn)VddVdd?當(dāng)當(dāng)12 = 1時(shí)，電路是沖突的。由于這時(shí)兩個(gè)傳輸門都時(shí)，電路是沖突的。由于這時(shí)兩個(gè)傳輸門都把各自的輸入信號(hào)傳輸給共同的輸出。把各自的輸入信號(hào)傳輸給共同的輸出。假設(shè)兩路輸入形狀一樣，且電壓值也相等，假設(shè)兩路輸入形狀一樣，且電壓值也相等，Vi1 = Vi2，那，那么這類傳輸仍是答應(yīng)的。但

16、假設(shè)兩路輸入的形狀不同，電么這類傳輸仍是答應(yīng)的。但假設(shè)兩路輸入的形狀不同，電壓值不等，且假設(shè)兩個(gè)壓值不等，且假設(shè)兩個(gè)MOS開關(guān)也很理想，那么電路就矛開關(guān)也很理想，那么電路就矛盾。盾。傳輸門并聯(lián)傳輸門并聯(lián)(續(xù)續(xù))VO000VOVddVTn0VOVddddVTnVddVTnVddVTnVO0VddVTnV1 V2Vi1 Vi20 00 VddVdd VddVdd 00 00 VddVdd VddVdd 00001011101 1 2I1 I200011 11 00001111011221212O = I +I+0O = O+0 不出現(xiàn)沖突情況下，實(shí)現(xiàn)與或邏輯。不出現(xiàn)沖突情況下，實(shí)現(xiàn)與或邏輯。使能信

17、號(hào)使能信號(hào)1 2均為均為0，輸出為高阻，輸出為高阻。傳輸門并聯(lián)傳輸門并聯(lián)(續(xù)續(xù))從傳輸?shù)慕嵌瘸霭l(fā)，邏輯關(guān)系表示為：從傳輸?shù)慕嵌瘸霭l(fā)，邏輯關(guān)系表示為： O = 1( I1 ) + 2( I2 ) 即，在即，在1控制下傳輸控制下傳輸I1，而在，而在2控制下傳輸控制下傳輸I2，二者發(fā)生線或，二者發(fā)生線或。傳輸門并聯(lián)可推行到恣意傳輸門并聯(lián)可推行到恣意k個(gè)個(gè)NMOS傳輸門的并聯(lián)：傳輸門的并聯(lián)： O = 1( I1 ) + 2( I2 ) + + k( Ik ) 需求留意的是，傳輸門并聯(lián)，必需保證各個(gè)輸入的邏輯電需求留意的是，傳輸門并聯(lián)，必需保證各個(gè)輸入的邏輯電平一致，否那么，將會(huì)出現(xiàn)沖突，需求外電路來強(qiáng)

18、迫輸入電平平一致，否那么，將會(huì)出現(xiàn)沖突，需求外電路來強(qiáng)迫輸入電平趨于一致。趨于一致。傳輸門串并聯(lián)傳輸門串并聯(lián)串并聯(lián)是傳輸門網(wǎng)絡(luò)的最根本方式串并聯(lián)是傳輸門網(wǎng)絡(luò)的最根本方式O = 13 ( I1 ) + 24( I2 ) + 12 ( I3 ) + 34 ( I4 )對(duì)一個(gè)復(fù)雜的傳輸門網(wǎng)絡(luò)，上式可寫為，對(duì)一個(gè)復(fù)雜的傳輸門網(wǎng)絡(luò)，上式可寫為，O = P1( I1 ) + P2( I2 ) + + Pk( Ik )式中式中Pk是第是第k路的各控制變量的邏輯乘積路的各控制變量的邏輯乘積由傳輸門構(gòu)成開關(guān)邏輯由傳輸門構(gòu)成開關(guān)邏輯 51開關(guān)邏輯與或門開關(guān)邏輯與或門 傳輸門符號(hào)傳輸門符號(hào)異或和異或非門電路異或和異

19、或非門電路 52異或異或異或非異或非()()FABABABABAB ABABABABABB線或電路線或電路53要實(shí)現(xiàn)線或，兩個(gè)信號(hào)必需只能有一個(gè)信號(hào)有效，另一個(gè)為高阻態(tài)要實(shí)現(xiàn)線或，兩個(gè)信號(hào)必需只能有一個(gè)信號(hào)有效，另一個(gè)為高阻態(tài)CMOS傳輸門幅員實(shí)現(xiàn)傳輸門幅員實(shí)現(xiàn) 54三態(tài)門三態(tài)門 55三態(tài)門幅員三態(tài)門幅員 56驅(qū)動(dòng)電路及其幅員驅(qū)動(dòng)電路及其幅員 57多個(gè)管子并聯(lián)運(yùn)用多個(gè)管子并聯(lián)運(yùn)用增大輸出驅(qū)動(dòng)才干增大輸出驅(qū)動(dòng)才干第九章第九章 數(shù)字集成電路根本單元與幅員數(shù)字集成電路根本單元與幅員9.1 TTL根本電路根本電路 9.2 CMOS根本門電路及幅員實(shí)現(xiàn)根本門電路及幅員實(shí)現(xiàn)9.3 數(shù)字電路規(guī)范單元庫設(shè)計(jì)數(shù)

20、字電路規(guī)范單元庫設(shè)計(jì) 9.4 焊盤輸入輸出單元焊盤輸入輸出單元 9.5 了解了解CMOS存儲(chǔ)器存儲(chǔ)器 589.3 數(shù)字電路規(guī)范單元庫設(shè)計(jì)數(shù)字電路規(guī)范單元庫設(shè)計(jì) 59規(guī)范單元設(shè)計(jì)流程圖規(guī)范單元設(shè)計(jì)流程圖 庫單元設(shè)計(jì)庫單元設(shè)計(jì) 規(guī)范單元庫中的單元電路是多樣化的，通常包含上百種單規(guī)范單元庫中的單元電路是多樣化的，通常包含上百種單元電路，每種單元的描畫內(nèi)容都包括：元電路，每種單元的描畫內(nèi)容都包括： 1邏輯功能；邏輯功能； 2電路構(gòu)造與電學(xué)參數(shù)；電路構(gòu)造與電學(xué)參數(shù)； 3幅員與對(duì)外銜接端口的位置；幅員與對(duì)外銜接端口的位置； 對(duì)于規(guī)范單元設(shè)計(jì)對(duì)于規(guī)范單元設(shè)計(jì)EDA系統(tǒng)而言，規(guī)范單元庫應(yīng)包含以系統(tǒng)而言，規(guī)范單

21、元庫應(yīng)包含以下三個(gè)方面的內(nèi)容：下三個(gè)方面的內(nèi)容： 1邏輯單元符號(hào)庫與功能單元庫；邏輯單元符號(hào)庫與功能單元庫； 2拓?fù)鋯卧獛欤煌負(fù)鋯卧獛欤?3幅員單元庫。幅員單元庫。60庫單元設(shè)計(jì)庫單元設(shè)計(jì) 例例61簡單反相器簡單反相器第九章第九章 數(shù)字集成電路根本單元與幅員數(shù)字集成電路根本單元與幅員9.1 TTL根本電路根本電路 9.2 CMOS根本門電路及幅員實(shí)現(xiàn)根本門電路及幅員實(shí)現(xiàn)9.3 數(shù)字電路規(guī)范單元庫設(shè)計(jì)數(shù)字電路規(guī)范單元庫設(shè)計(jì) 9.4 焊盤輸入輸出單元焊盤輸入輸出單元 9.5 了解了解CMOS存儲(chǔ)器存儲(chǔ)器 629.4 焊盤輸入輸出單元焊盤輸入輸出單元 63輸入單元輸入單元主要承當(dāng)對(duì)內(nèi)部電路的維護(hù)主要

22、承當(dāng)對(duì)內(nèi)部電路的維護(hù)普通以為外部信號(hào)的驅(qū)動(dòng)才干足夠大，輸入單元不器具備普通以為外部信號(hào)的驅(qū)動(dòng)才干足夠大，輸入單元不器具備再驅(qū)動(dòng)功能。因此，輸入單元的構(gòu)造主要是輸入維護(hù)電路。再驅(qū)動(dòng)功能。因此，輸入單元的構(gòu)造主要是輸入維護(hù)電路。為防止器件被擊穿，必需為這些電荷提供為防止器件被擊穿，必需為這些電荷提供“泄放通路，泄放通路，這就是輸入維護(hù)電路。輸入維護(hù)分為單二極管、電阻構(gòu)造和雙這就是輸入維護(hù)電路。輸入維護(hù)分為單二極管、電阻構(gòu)造和雙二極管、電阻構(gòu)造。二極管、電阻構(gòu)造。 輸入單元例輸入單元例64單二極管、電阻電路單二極管、電阻電路 雙二極管、電阻維護(hù)電路雙二極管、電阻維護(hù)電路 9.4.2 輸出單元輸出單元

23、 A. 反相輸出反相輸出I/OPAD 顧名思義，反相輸出就是內(nèi)部信號(hào)經(jīng)反相后輸出。這個(gè)顧名思義，反相輸出就是內(nèi)部信號(hào)經(jīng)反相后輸出。這個(gè)反相器除了完成反相的功能外，另一個(gè)主要作用是提供一定反相器除了完成反相的功能外，另一個(gè)主要作用是提供一定的驅(qū)動(dòng)才干。圖的驅(qū)動(dòng)才干。圖9.37是一種是一種p阱硅柵阱硅柵CMOS構(gòu)造的反相輸出單構(gòu)造的反相輸出單元，由幅員可見構(gòu)造反相器的元，由幅員可見構(gòu)造反相器的NMOS管和管和PMOS管的尺寸比管的尺寸比較大，因此具有較大的驅(qū)動(dòng)才干。較大，因此具有較大的驅(qū)動(dòng)才干。65輸出單元輸出單元 例例p阱硅柵阱硅柵CMOS反相輸出反相輸出I/OPAD 66輸出單元輸出單元 例例

24、去鋁后的反相器幅員去鋁后的反相器幅員 67輸出單元輸出單元 (續(xù)續(xù))大尺寸大尺寸NMOS管幅員構(gòu)造和剖面管幅員構(gòu)造和剖面68輸出單元輸出單元 (續(xù)續(xù)) 反相器鏈驅(qū)動(dòng)構(gòu)造反相器鏈驅(qū)動(dòng)構(gòu)造 假設(shè)反相器的輸入電容等于假設(shè)反相器的輸入電容等于Cg，那么當(dāng)它驅(qū)動(dòng)一個(gè)輸入電，那么當(dāng)它驅(qū)動(dòng)一個(gè)輸入電容為容為fCg的反相器到達(dá)一樣的電壓值所需的時(shí)間為的反相器到達(dá)一樣的電壓值所需的時(shí)間為f。假。假設(shè)負(fù)載電容設(shè)負(fù)載電容CL和和Cg的的CL/Cg = Y時(shí)，那么直接用內(nèi)部反相時(shí)，那么直接用內(nèi)部反相器驅(qū)動(dòng)該負(fù)載電容所產(chǎn)生的總延遲時(shí)間為器驅(qū)動(dòng)該負(fù)載電容所產(chǎn)生的總延遲時(shí)間為ttol = Y。 假設(shè)采用反相器鏈的驅(qū)動(dòng)構(gòu)造，

25、器件的尺寸逐級(jí)放大假設(shè)采用反相器鏈的驅(qū)動(dòng)構(gòu)造，器件的尺寸逐級(jí)放大f倍，倍，那么每一級(jí)所需的時(shí)間都是那么每一級(jí)所需的時(shí)間都是f ，N級(jí)反相器需求的總時(shí)間級(jí)反相器需求的總時(shí)間是是Nf。由于每一級(jí)的驅(qū)動(dòng)才干放大。由于每一級(jí)的驅(qū)動(dòng)才干放大f倍，倍，N級(jí)反相器的驅(qū)級(jí)反相器的驅(qū)動(dòng)才干就放大了動(dòng)才干就放大了f N倍，所以倍，所以f NY。對(duì)此式兩邊取對(duì)數(shù)，。對(duì)此式兩邊取對(duì)數(shù)，得：得： N=lnY/lnf 反相器鏈的總延遲時(shí)間反相器鏈的總延遲時(shí)間ttol =N*f*=(f/lnf)*lnY 69輸出單元輸出單元 (續(xù)續(xù)) 直接驅(qū)動(dòng)和反相器鏈驅(qū)動(dòng)負(fù)載時(shí)的延遲時(shí)間曲線直接驅(qū)動(dòng)和反相器鏈驅(qū)動(dòng)負(fù)載時(shí)的延遲時(shí)間曲線 7

26、0輸出單元輸出單元 (續(xù)續(xù))B. 同相輸出同相輸出I/OPAD 同相輸出實(shí)踐上就是同相輸出實(shí)踐上就是“反相反相，或采用反相反相，或采用類似于圖類似于圖9.40所示的偶數(shù)級(jí)的反相器鏈。為什么不所示的偶數(shù)級(jí)的反相器鏈。為什么不直接從內(nèi)部電路直接輸出呢？主要是驅(qū)動(dòng)才干問直接從內(nèi)部電路直接輸出呢？主要是驅(qū)動(dòng)才干問題。利用鏈?zhǔn)綐?gòu)造可以大大地減小內(nèi)部負(fù)荷。即題。利用鏈?zhǔn)綐?gòu)造可以大大地減小內(nèi)部負(fù)荷。即內(nèi)部電路驅(qū)動(dòng)一個(gè)較小尺寸的反相器，這個(gè)反相內(nèi)部電路驅(qū)動(dòng)一個(gè)較小尺寸的反相器，這個(gè)反相器再驅(qū)動(dòng)大的反相器，在同樣的內(nèi)部電路驅(qū)動(dòng)才器再驅(qū)動(dòng)大的反相器，在同樣的內(nèi)部電路驅(qū)動(dòng)才干下才干獲得較大的外部驅(qū)動(dòng)。干下才干獲得較

27、大的外部驅(qū)動(dòng)。71輸出單元輸出單元 (續(xù)續(xù)) C. 三態(tài)輸出三態(tài)輸出I/OPAD 所謂三態(tài)輸出是指單元除了可以輸出所謂三態(tài)輸出是指單元除了可以輸出“0，“1邏輯外，邏輯外，還可高阻輸出，即單元具有三種輸出形狀。同樣，三態(tài)輸還可高阻輸出，即單元具有三種輸出形狀。同樣，三態(tài)輸出的正常邏輯信號(hào)也可分為反相輸出和同相輸出。圖出的正常邏輯信號(hào)也可分為反相輸出和同相輸出。圖9.42是一個(gè)同相三態(tài)輸出的電路單元的構(gòu)造圖。是一個(gè)同相三態(tài)輸出的電路單元的構(gòu)造圖。 同相三態(tài)輸出單元電路構(gòu)造同相三態(tài)輸出單元電路構(gòu)造 72輸出單元輸出單元 (續(xù)續(xù)) 同相三態(tài)輸出單元幅員同相三態(tài)輸出單元幅員 73輸出單元輸出單元 (續(xù)

28、續(xù))D. 漏極開路輸出單元漏極開路輸出單元漏極開路構(gòu)造實(shí)現(xiàn)的線邏輯漏極開路構(gòu)造實(shí)現(xiàn)的線邏輯74NNiAAAAAAb2121 9.4.3 輸入輸出雙向三態(tài)單元輸入輸出雙向三態(tài)單元I/O PAD 在許多運(yùn)用場所，需求某些數(shù)據(jù)端同時(shí)具有輸入、輸出的在許多運(yùn)用場所，需求某些數(shù)據(jù)端同時(shí)具有輸入、輸出的功能，或者還要求單元具有高阻形狀。在總線構(gòu)造的電子功能，或者還要求單元具有高阻形狀。在總線構(gòu)造的電子系統(tǒng)中運(yùn)用的集成電路經(jīng)常要求這種系統(tǒng)中運(yùn)用的集成電路經(jīng)常要求這種I/OPAD。 輸入、輸出雙向三態(tài)單元電路原理圖輸入、輸出雙向三態(tài)單元電路原理圖 75第九章第九章 數(shù)字集成電路根本單元與幅員數(shù)字集成電路根本單

29、元與幅員9.1 TTL根本電路根本電路 9.2 CMOS根本門電路及幅員實(shí)現(xiàn)根本門電路及幅員實(shí)現(xiàn)9.3 數(shù)字電路規(guī)范單元庫設(shè)計(jì)數(shù)字電路規(guī)范單元庫設(shè)計(jì) 9.4 焊盤輸入輸出單元焊盤輸入輸出單元 9.5 了解了解CMOS存儲(chǔ)器存儲(chǔ)器 769.5 了解了解CMOS存儲(chǔ)器存儲(chǔ)器 77存儲(chǔ)單元的等效電路存儲(chǔ)單元的等效電路 789.5.1動(dòng)態(tài)隨機(jī)存儲(chǔ)器動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM A. DRAM單元的歷史演化過程單元的歷史演化過程(a)含兩個(gè)存儲(chǔ)節(jié)點(diǎn)的四晶體管含兩個(gè)存儲(chǔ)節(jié)點(diǎn)的四晶體管DRAM單元；單元；(b)含兩條位線和兩條字線的三含兩條位線和兩條字線的三晶體管晶體管DRAM單元；單元；(c)含兩條位線和一條字

30、線的雙晶體管含兩條位線和一條字線的雙晶體管DRAM單元；單元；(d)含一條位線和一條字線的單晶體管含一條位線和一條字線的單晶體管DRAM單元單元79三晶體管三晶體管DRAM單元的任務(wù)原理單元的任務(wù)原理80字線上經(jīng)過預(yù)充字線上經(jīng)過預(yù)充電電路將電容電電路將電容C2和和C3充電到充電到VDD字線電容比存儲(chǔ)字線電容比存儲(chǔ)電容電容C1要大很多要大很多任務(wù)原理任務(wù)原理(續(xù)續(xù) 在寫“l(fā)時(shí)序中，VT1接通，電容Cl和C2的電荷共享 在讀取“l(fā)過程中，VT3選通，列電容C3經(jīng)過晶體管VT2和VT3進(jìn)展放電 81任務(wù)原理任務(wù)原理(續(xù)續(xù) 在寫0時(shí)序過程中C1和C2經(jīng)過VT1和數(shù)據(jù)寫入晶體管放電 在讀取0過程中列電容C3不放電 82任務(wù)原理任務(wù)原理(續(xù)續(xù) 對(duì)三晶體管DRAM單元進(jìn)展四個(gè)延續(xù)操作：寫入“l(fā)，讀取“1，寫入“0和讀取“0時(shí)的典型電壓波形 在預(yù)充電周期電流經(jīng)過VTl和VT2開場對(duì)列電容C2和C3進(jìn)展充電 83單晶體管單晶體管DRAM單元的任務(wù)過程單元的任務(wù)過程 帶選取線路的典型單晶體管帶選取線路的典型單晶體管(1-T)DRAM單元；單元；84單晶體管單晶體管DRAM單元的任務(wù)過程單元的任務(wù)過程85帶控制