數電期末試卷與答案共4套

1、XX大學信息院數字電子技術基礎期終考試試題（110分鐘）（第一套）一、填空題：（每空1分，共15分）1.邏輯函數YABC的兩種標準形式分別為（）、（）。2,將2004個“1”異或起來得到的結果是（）。3 .半導體存儲器的結構主要包含三個部分，分別是（）、（）、（）。4 .8位D/A轉換器當輸入數字量10000000為5v。若只有最低位為高電平，則輸出電壓為（）v;當輸入為10001000,則輸出電壓為（）Vo5 .就逐次逼近型和雙積分型兩種A/D轉換器而言，（）的抗干擾能力強，（）的轉換速度快。6 .由555定時器構成的三種電路中，（）和（）是脈沖的整形電路。7 .與PAL相比，GAL器件有可

2、編程的輸出結構，它是通過對（）進行編程設定其（）的工作模式來實現的，而且由于采用了（）的工藝結構，可以重復編程，使它的通用性很好，使用更為方便靈活。二、根據要求作題：（共15分）1.將邏輯函數P=AB+AC寫成“與或非”表達式，并用“集電極開路與非門”來實現。2.圖1、2中電路均由CMOS門電路構成，寫出P、Q的表達式，并畫出對應A、B、C的P、Q波形。、分析圖3所小電路：(10分)1) 試寫出8選1數據選擇器的輸出函數式；2) 畫出A2、A1、A0從000111連續(xù)變化時，Y的波形圖;3) 說明電路的邏輯功能。YA2-YI山一由gc，Ao-Ao'1DoDiDaDsD4DjDfsD?I

3、IIIIIII10110011圖'四、設計“一位十進制數”的四舍五入電路(采用8421BCD碼)。要求只設定一個輸出，并畫出用最少“與非門”實現的邏輯電路圖。(15分)五、已知電路及CP、A的波形如圖4(a)(b)所示，設觸發(fā)器的初態(tài)均為“0”,試畫出輸出端B和C的波形。(8分)六、用T觸發(fā)器和異或門構成的某種電路如圖5(a)所示，在示波器上觀察到波（6分）形如圖5(b)所示。試問該電路是如何連接的？請在原圖上畫出正確的連接圖，并標明T的取值11IJQ-CPt>C1圖53)圖5(b)七、圖6所示是16*4位ROM和同步十六進制加法計數器74LS161組成的脈沖分頻電路。ROM中的

4、數據見表1所示。試畫出在CP信號連續(xù)作用下的D3、CP10123DDDD74161_CRdLDQQQIQ2030123AA-Am-ARotEM0123DDDDD2、D1、D0輸出的電壓波形，并說明它們和CP信號頻率之比。(16分)地址輸入數據輸出A3A2A1A0D3D2D1D000001111000100000010001100110100010001010101101001101001011110001000111110011100101000011011001011000001110101001110011111110000八、綜合分析圖7所示電路，RAM的16個地址單元中的數據在表中列出

5、。要求:(1)說明555定時器構成什么電路？(18分)(2)說明74LS160構成多少進制計數器？(3)說明RAM在此處于什么工作狀態(tài)，起什么作用？(4)寫出DA轉換器CB7520的輸出表達式(Uo與d9d0之間的關系)；(5)畫出輸出電壓Uo的波形圖(要求畫一個完整的循環(huán))。XX大學信息院數字電子技術基礎期終考試試題（110分鐘）（第二套）一、填空題：（每空1分，共16分）1.邏輯函數有四種表示方法，它們分別是（）、（）、（）和（）。2,將2004個“1”異或起來得到的結果是（）。3 .目前我們所學的雙極型集成電路和單極型集成電路的典型電路分別是（）電路和（）電路。4 .施密特觸發(fā)器有（）個

6、穩(wěn)定狀態(tài).，多諧振蕩器有（）個穩(wěn)定狀態(tài)。5 .已知Intel2114是1K*4位的RAM集成電路芯片，它有地址線（）條，數據線（）條。6 .已知被轉換的信號的上限截止頻率為10kHz,則A/D轉換器的采樣頻率應高于（）kHz；完成一次轉換所用的時間應小于（）。7 .GAL器件的全稱是（），與PAL相比，它的輸出電路是通過編程設定其（）的工作模式來實現的，而且由于采用了（）的工藝結構，可以重復編程，使用更為方便靈活。二、根據要求作題：（共16分）3.試畫出用反相器和集電極開路與非門實現邏輯函數YABBC02、圖1、2中電路由TTL門電路構成，圖3由CMOS門電路構成，試分別寫出F1、F2、F3的

7、表達式。圖2圖3F3三、已知電路及輸入波形如圖4(a)(b)所示，其中FF1是D鎖存器，FF2是維持-阻塞D觸發(fā)器，根據CP和D的輸入波形畫出Q1和Q2的輸出波形。設觸發(fā)器的初始狀態(tài)均為0o(8分)DCP1DC1FF1Q101D1DCP>ClFF2Q2Q2CP1ID-Q1-Q2-四、分析圖5所示電路，寫出Z1、Z2的邏輯表達式，列出真值表，說明電路的邏輯功能（10分）Z1Z2五、設計一位8421BCD碼的判奇電路，當輸入碼含奇數個“1”時，輸出為1,否則為00要求使用兩種方法實現：(20分)(1)用最少與非門實現，畫出邏輯電路圖；(2)用一片8選1數據選擇器74LS151加若干門電路實現

8、，畫出電路圖。六、電路如圖6所示，其中Ra=Rb=10KQ,C=0.1pf,試問：1.在Uk為高電平期間，由555定時器構成的是什么電路，具輸出U0的頻率f0=?2 .分析由JK觸發(fā)器FF1、FF2、FF3構成的計數器電路，要求：寫出驅動方程和狀態(tài)方程，畫出完整的狀態(tài)轉換圖；3 .設Q3、Q2、Q1的初態(tài)為000,Uk所加正脈沖的寬度為Tw=5/f0,脈沖過后Q3、Q2、Q1將保持在哪個狀態(tài)?(共15分)七、集成4位二進制加法計數器74161的連接圖如圖7所示，LD是預置控制端;D0、D1、D2、D3是預置數據輸入端；Q3、Q2、Q1、Q0是觸發(fā)器的輸出端，Q0是最低位，Q3是最高位；LD為低

9、電平時電路開始置數，記為高電平時電路計數。試分析電路的功能。要求：(15分)(1)列出狀態(tài)轉換表；(2)檢驗自啟動能力；(3)說明計數模值。_QOQIQ2Q3LDEP1-麗4161ETCPDODID2D3CXX大學信息院數字電子技術基礎期終考試試題（110分鐘）（第三套）、填空（每題1分，共10分）1 .TTL門電路輸出高電平為V,閾值電壓為V;2 .觸發(fā)器按動作特點可分為基本型、和邊沿型；3 .組合邏輯電路產生競爭冒險的內因是;4 .三位二進制減法計數器的初始狀態(tài)為101,四個CP脈沖后它的狀態(tài)為;5 .如果要把一寬脈沖變換為窄脈沖應采用觸發(fā)器；6 .RAM的擴展可分為、擴展兩種；7 .PA

10、L是可編程，EPROM是可編程；8 .GAL中的OLMC可組態(tài)為專用輸入、寄存反饋輸出等幾種工作模式；9 .四位DAC的最大輸出電壓為5V,當輸入數據為0101時，它的輸出電壓為V;10 .如果一個3位ADC輸入電壓的最大值為1V,采用“四舍五入”量化法，則它的量化階距為V。、寫出圖1中，各邏輯電路的輸出邏輯表達式，并化為最簡與或式；（G1、G2為OC門,TG1、TG2為CMOS傳輸門）（10分）G1圖1向1圖1(b)三、由四位并行進位全加器74LS283構成圖2所示：(15分)1. 當A=0,X3X2XiX0=0011,Y3丫2丫1丫0=0100求Z3Z2ZiZ0=?,W=?2. 當A=1,

11、X3X2X1X0=1001=3丫2丫1丫0=0101求Z3Z2Z1Z0=?,W=?3. 寫出X(X3X2X1X0),Y(Y3Y2Y1Y0),A與Z(Z3Z2Z1Z0),W之間的算法公式，并指出其功能.W41214通看三X口匕力YoA四、試畫出圖3在CP脈沖作用下Q1,Q2,Y對應的電壓波形。（設觸發(fā)器的初態(tài)為0,畫6個完整的CP脈沖的波形）(15分)CP五、由可擦可編程只讀存儲器EPROM2716構成的應用電路如圖所示。1 .計算EPROM2716的存儲容量；2 .當ABCD=0110時,數碼管顯示什么數字；3 .寫出Z的最小項表達式，并化為最簡與或式；（15分）。尸-Qq0000FCH000

12、160H0010DAH0011F2H0100配H0101B5H0110BEH0111EDH1000FEH1001F6HEFR0M2T16數據表ABCD六、由同步十進制加法計數器74LS160構成一數字系統(tǒng)如圖所示，假設計數器的初態(tài)為0,測得組合邏輯電路的真值表如下所示（20分）真值表11 .畫出74LS160的狀態(tài)轉換圖;2 .畫出整個數字系統(tǒng)的時序圖；口門口3 .如果用同步四位二進制加法計數器74LS161代替74LS160,試畫出其電路圖（要求采用置數法）；4 .試用一片二進制譯碼器74LS138輔助與非門實現該組合邏輯電路功能。七、時序PLA電路如圖所示：（16分）1、求該時序電路的驅動

13、方程、狀態(tài)方程、輸出方程；2、畫該電路的狀態(tài)轉換表和狀態(tài)轉換圖；3、試對應X的波形（如圖所示），畫Q1、Q2和Z的波形；4、說明該電路的功能。17SCPnru-LTumfurQiXX大學信息院數字電子技術基礎期終考試試題（110分鐘）（第四套）、填空（每題2分，共20分）1.如圖1所示，A=0時，Y=;A=1,B=0時，Y=2 .YABAC,Y的最簡與或式為,EN=1時，Y=3 .如圖2所示為TTL的TSL門電路，EN=0時，丫為4.觸發(fā)器按邏輯功能可分為RSF、JKF、5 .四位二進制減法計數器的初始狀態(tài)為0011,四個CP脈沖后它的狀態(tài)為6.EPROM2864的有地址輸入端，有數據輸出端;

14、兩種;7 .數字系統(tǒng)按組成方式可分為8.GAL可編程，GAL中的OLMC稱9.四位DAC的最大輸出電壓為5V,當輸入數據為0101時，它的輸出電壓為V；10.某二、試分析如圖3所示的組合邏輯電路。（10分）3位ADC輸入電壓的最大值為1V,采用“取整量化法”時它的量化階距為V。EN1 .寫出輸出邏輯表達式;2 .化為最簡與或式；3 .列出真值表；4 .說明邏輯功能。三、試用一片74LS138輔以與非門設計一個BCD碼素數檢測電路，要求：當輸入為大于（10分）1的素數時，電路輸出為1,否則輸出為0（要有設計過程）。（12分）四、試畫出下列觸發(fā)器的輸出波形（設觸發(fā)器的初態(tài)為0）。2.3.五、如圖所

15、示，由兩片超前進位加法器系統(tǒng)。試分析：74LS283和一片數值比較器74LS85組成的數字(10分)(1)當X3X2XlXo=0011,丫3丫2丫1丫0=0011時，Z3Z2ZlZ0=?T=?(2)當X3X2X1X0=0111,丫3丫2丫1丫0=0111時，Z3Z2ZZ0=?T=?(3)說明該系統(tǒng)的邏輯功能。Y3y2丫】/%招AY3YLYe六、試用74LS161設計一計數器完成下列計數循環(huán)（10分）QwQaQ七、如圖所示為一跳頻信號發(fā)生器，其中CB555為555定時器，74LS194為四位雙向移位寄存器，74LS160為十進制加法計數器。（22分）1.CB555構成什么功能電路？2,當2K的滑

16、動電阻處于中心位置時，求3.當74LS194的狀態(tài)為0001,畫出計數器，并求輸出丫的頻率。4,已知74LS194工作在循環(huán)右移狀態(tài),態(tài)轉換圖；CP2頻率？74LS160的狀態(tài)轉換圖，說明它是幾進制當它的狀態(tài)為0001,畫出74LS194的狀5,試說明電路輸出Y有哪幾種輸出頻率成份？每一頻率成份持續(xù)多長時間?XX大學信息學院數字電子技術基礎期中考試試題（110分鐘）（第五套）1.、填空題（每空1分，共20分）邏輯代數中有三種基本運算分別為:2.邏輯函數式YABBAB的“最簡與或式”丫=3.邏輯函數式丫ABAB的反函數Y=根據邏輯功能的不同特點，可以將數字電路分為兩類，分別為組合邏輯電路目前應用

17、最廣泛的兩類集成門電路是TTL電路和4.5.6.已知某與非門的電壓傳輸特性如圖所示，由圖1可知:輸出高電平Voh=輸出低電平Vol=閾值電平Vth圖2中，邏輯門電路的名稱為當EN當EN1時,丫為0時，丫為中，CMOS邏輯門電路的名稱為。輸出表達數Y圖32K7.可編程邏輯器件PLD通常由四個部分組成，即：輸入電路、輸出電路。8.施密特觸發(fā)器有個穩(wěn)態(tài)，通?？捎糜冢?3分）二、邏輯電路如圖4所示。(1)試寫出其邏輯表達式，并轉換為與-或式。(2)列出真值表。(3)說明電路的邏輯功能。圖4（12分）、圖5為十進制譯碼器構成的邏輯函數發(fā)生器，試寫出Y的表達式，并用卡諾圖化簡法將丫化為最簡與-或式。72L

18、S42四、圖6所示時序邏輯電路。(1)試寫出電路的狀態(tài)方程和驅動方程；(2)列出狀態(tài)轉換(15表，并畫出狀態(tài)轉換圖；（3）說明電路的邏輯功能，并說明電路能否自啟動。分）五、試用74LS138和與非門實現一個全加器，輸入輸出端子如圖所示。要求:(1)列寫真值表；(2)寫出邏輯表達式；(3)畫出邏輯圖。(12分)六、如圖7所示，由兩片超前進位加法器74LS283和一片數值比較器74LS85組成的數字系統(tǒng)。試分析：(10分)(1)當X3X2X1X0=0011,丫3丫2丫1丫0=0011時，Z3Z2Z1Z0=?T=?(2)當X3X2X1X0=0111,丫3丫2丫1丫0=0111時，Z3Z2Z1Z0=?

19、T=?(3)說明該系統(tǒng)的邏輯功能。T%丫口%/七、綜合分析圖8所示電路，RAM的16個地址單元中的數據在表中列出。要求:(1)說明555定時器構成什么電路？(18分)(2)說明74LS160構成多少進制計數器？(3)說明RAM在此處于什么工作狀態(tài)，起什么作用？(4)寫出DA轉換器CB7520的輸出表達式(Uo與d9d0之間的關系)；(5)畫出輸出電壓Uo的波形圖(要求畫一個完整的循環(huán))。*1眼RAM數據表AA$A小A3AjAjAq6D6D5D4D3D2DD（）00000000000000000000000100000001000000100000001100000011000001110000

20、01000000111100000101000001110000011000000011000001110000000100001000000000000000100100000000000010100000001100001011000000110000110000001111000011010000111100001110000000110000111100000011XX大學信息學院數字電子技術基礎期終考試試題（110分鐘）（第六套）、填空題：（每空1分，共20分）1 .門電路按邏輯功能可以分為七種類型，它們分別為：、一、禾口O2 .描述時序電路邏輯功能的四種常用方法為：、3 .最常用的兩種波形整形電路分別為：和4 .存儲器的電路結