第2章_8088-8086微處理器

1、NUIST第第2 2章章 8088/80868088/8086微處理器微處理器NUIST主要內(nèi)容主要內(nèi)容v2.1 8088/8086微處理器特點(diǎn)v2.2 8088/8086微處理器結(jié)構(gòu) v2.3 8088/8086微處理器工作模式和引腳v2.4 8088/8086的總線時(shí)序v2.5 微型計(jì)算機(jī)系統(tǒng)組成v2.6 高性能微機(jī)技術(shù)簡(jiǎn)介NUIST2.1 8088/8086 CPU2.1 8088/8086 CPU的特點(diǎn)v采用并行流水線工作方式v20位地址，尋址1M空間，對(duì)內(nèi)存空間實(shí)行分段管理：每段容量不超過(guò)每段容量不超過(guò)64KB64KB用段地址和段內(nèi)偏移實(shí)現(xiàn)對(duì)用段地址和段內(nèi)偏移實(shí)現(xiàn)對(duì)1MB1MB空間的

2、尋址空間的尋址設(shè)置地址段寄存器指示段的首地址設(shè)置地址段寄存器指示段的首地址v支持多處理器系統(tǒng)；v片內(nèi)沒(méi)有浮點(diǎn)運(yùn)算部件，浮點(diǎn)運(yùn)算由數(shù)學(xué)協(xié)處理器8087支持（也可用軟件模擬）注：80486DX以后的CPU均將數(shù)學(xué)協(xié)處理器作為標(biāo)準(zhǔn)部件集成到CPU內(nèi)部（書(shū)上有（書(shū)上有7 7點(diǎn)點(diǎn)-這都是對(duì)當(dāng)時(shí)而言）這都是對(duì)當(dāng)時(shí)而言）NUIST2.1 8088/80862.1 8088/8086微處理器特點(diǎn)微處理器特點(diǎn)比較特點(diǎn)比較特點(diǎn)( (差別差別):): 指令預(yù)取隊(duì)列：8088為4字節(jié)，8086為6字節(jié) 數(shù)據(jù)總線引腳：8088有8根，8086有16根v8088為準(zhǔn)16位CPU，內(nèi)部DB為16位，但外部?jī)H為8位，16位數(shù)

3、據(jù)要分兩次傳送v本課程主要介紹8088（IBM PC采用）NUIST2.2 8088/8086微處理器結(jié)構(gòu)2.2.1 功能結(jié)構(gòu)功能結(jié)構(gòu)接口單元和執(zhí)行單元接口單元和執(zhí)行單元2.2.2 8088CPU的內(nèi)部寄存器結(jié)構(gòu)的內(nèi)部寄存器結(jié)構(gòu)2.2.3 存儲(chǔ)器尋址存儲(chǔ)器尋址NUIST段段寄寄存存器器20位地址總線位地址總線DISIBPSPDLDHCLCHBLBHALAH標(biāo)志寄存器標(biāo)志寄存器暫存器暫存器ALUEU控制器控制器IPESSSDSCS地址加法器地址加法器654321總線總線控制控制控制信號(hào)控制信號(hào)16位位數(shù)數(shù)據(jù)據(jù)線線通通用用寄寄存存器器組組AXBXCXDX20位地址總線位地址總線16位數(shù)據(jù)總線位數(shù)據(jù)

4、總線控制總線控制總線指令隊(duì)列指令隊(duì)列執(zhí)行單元（執(zhí)行單元（EU）總線接口部件（總線接口部件（BIU）外外部部總總線線控制信號(hào)總線控制邏輯控制總線總線接口單元(BIU)總線接口單元(BIU)指令隊(duì)列控制器2.2.1 功能結(jié)構(gòu)功能結(jié)構(gòu)接口單元和執(zhí)行單元接口單元和執(zhí)行單元80868088:8位數(shù)據(jù)線位數(shù)據(jù)線4個(gè)單元指令流隊(duì)列個(gè)單元指令流隊(duì)列從功能上講，可分為兩個(gè)獨(dú)立的部分，并行重疊操作NUIST總線接口部件（BIU） 包括 一組段寄存器，指令指針，6字節(jié)指令隊(duì)列。（8088是4字節(jié)），20位總線地址形成部件及總線控制邏輯。主要任務(wù)：完成CPU與主存或I/O端口之間的信息傳送功能：b.從主存或I/O端口

5、取操作數(shù)或存放運(yùn)算結(jié)果c.計(jì)算并形成訪問(wèn)主存的20位物理地址 a.從主存取指令送到指令隊(duì)列中排隊(duì)NUIST總線接口部件組成u4個(gè)個(gè)16位段地址寄存器位段地址寄存器 代碼段寄存器（代碼段寄存器（Code segment），存放程序段的地址。），存放程序段的地址。 數(shù)據(jù)段寄存器（Data segment），存放當(dāng)前數(shù)據(jù)段地址。 堆棧段寄存器（Stack segment），堆棧操作的執(zhí)行地址在此段中 附加段寄存器（ES），用于字符串操作。u16位指令指針寄存器（Instruction Pointer）u6/4字節(jié)指令隊(duì)列緩沖器u20位地址加法器u總線控制器NUIST指令隊(duì)列緩沖器先進(jìn)先出的原則，按順

6、序存放，并按順序取到EU中去執(zhí)行當(dāng)指令隊(duì)列緩沖器中存滿1條指令，EU開(kāi)始執(zhí)行。指令隊(duì)列緩沖器中只要空出1個(gè)（8086為2個(gè)）指令字節(jié) 時(shí)，BIU便自動(dòng)執(zhí)行取指操作，直到填滿為止。EU執(zhí)行指令時(shí)，如需對(duì)M或I/O設(shè)計(jì)存取數(shù)據(jù)時(shí)，BIU將在 執(zhí)行完現(xiàn)行取的存儲(chǔ)器周期后的下一個(gè)存儲(chǔ)器周期，對(duì)內(nèi) 存單元或I/O設(shè)備進(jìn)行存取操作，交換的數(shù)據(jù)經(jīng)BIU由EU進(jìn) 行處理。當(dāng)EU執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時(shí)，要清除指令隊(duì)列緩 沖器，并要求BIU從新的地址重新執(zhí)行。總線接口部件組成NUIST執(zhí)行部件EU由一個(gè)16位算術(shù)邏輯運(yùn)算部件ALU、EU 控制器、一組通用寄存器和標(biāo)志寄存器構(gòu)成。a.從指令隊(duì)列中取出指令代碼，

7、由EU控制器進(jìn)行譯碼后產(chǎn)生對(duì)應(yīng)的控制信號(hào)到各部件完成指令規(guī)定的操作。b.對(duì)操作數(shù)進(jìn)行算術(shù)和邏輯運(yùn)算，將運(yùn)算結(jié)果的特征狀態(tài)存放在標(biāo)志寄存器中。c.當(dāng)需要與主存或I/O端口傳送數(shù)據(jù)時(shí)，EU向BIU發(fā)出命令，并為BIU提供16位有效地址及傳送的數(shù)據(jù)。EU功能為：NUISTu16位算術(shù)邏輯單元（ALU） 算術(shù)、邏輯運(yùn)算，計(jì)算16位偏移量u16位標(biāo)志寄存器 CPU的運(yùn)算狀態(tài)特征或存放控制標(biāo)志u數(shù)據(jù)暫存寄存器 協(xié)助ALU完成運(yùn)算u通用寄存器組 4個(gè)16位數(shù)據(jù)寄存器，4個(gè)16位指針與變址寄存器uEU控制電路 控制、定時(shí)與狀態(tài)邏輯電路執(zhí)行單元組成NUIST串行工作方式：取指令取指令1執(zhí)行執(zhí)行1取操取操作數(shù)作數(shù)

8、2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結(jié)果存結(jié)果1取指令取指令2v8088以前的CPU采用串行工作方式：1）CPU執(zhí)行指令時(shí)總線處于空閑狀態(tài)2）CPU訪問(wèn)存儲(chǔ)器(存取數(shù)據(jù)或指令)時(shí)要等待總線操作的完成缺點(diǎn)：CPU無(wú)法全速運(yùn)行解決：總線空閑時(shí)預(yù)取指令，使CPU需要指令時(shí)能立刻得到NUIST并行工作方式：v8088CPU采用并行工作方式取指令2 取操作數(shù)BIU存結(jié)果取指令3 取操作數(shù)取指令4執(zhí)行1執(zhí)行2執(zhí)行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌NUIST80888088的流水線操作的流水線操作v8088 CPU包括兩大部分：BIU和EUBIU不斷地從存儲(chǔ)器取指令送入IPQIPQ，EU不斷地從IPQ

9、IPQ取出指令執(zhí)行BIU和EU構(gòu)成了一個(gè)簡(jiǎn)單的2工位流水線指令預(yù)取隊(duì)列IPQ是實(shí)現(xiàn)流水線操作的關(guān)鍵（類似于工廠流水線的傳送帶）v新型CPU將一條指令劃分成更多的階段，以便可以同時(shí)執(zhí)行更多的指令例如，PIII為14個(gè)階段，P4為20個(gè)階段(超級(jí)流水線)NUIST結(jié)論v指令預(yù)取隊(duì)列的存在使BIU和EU兩個(gè)部分可同時(shí)進(jìn)行工作，從而 提高了CPU的效率； 降低了對(duì)存儲(chǔ)器存取速度的要求NUISTESSSCSDS數(shù)據(jù)段代碼段堆棧段附加段段段寄寄存存器器BPSP棧指針寄存器基址指針寄存器指指針針寄寄存存器器SIDI源變址寄存器目的變址寄存器變變址址寄寄存存器器DHDLCHCLBHBLAHALAXBXCXDX

10、累加器基地址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器數(shù)數(shù)據(jù)據(jù)寄寄存存器器IPFR指令指針寄存器狀態(tài)標(biāo)志寄存器控控制制寄寄存存器器通通用用寄寄存存器器2.2.2 80888086CPU的內(nèi)部寄存結(jié)構(gòu)的內(nèi)部寄存結(jié)構(gòu)重點(diǎn)講控制寄存器重點(diǎn)講控制寄存器NUIST控制寄存器vIP：指令指針寄存器，其內(nèi)容為下一條要 執(zhí)行的指令的偏移地址vFLAGS：標(biāo)志寄存器 狀態(tài)標(biāo)志：存放運(yùn)算結(jié)果的特征 控制標(biāo)志：控制某些特殊操作 6個(gè)狀態(tài)標(biāo)志位(CF，SF，AF，PF，OF，ZF) 3個(gè)控制標(biāo)志位(IF，TF，DF)NUISTCFCF進(jìn)位標(biāo)志進(jìn)位標(biāo)志，記錄運(yùn)算時(shí)從高位有效位產(chǎn)生的進(jìn)位或借位記錄運(yùn)算時(shí)從高位有效位產(chǎn)生的進(jìn)位或借位PFP

11、F奇偶標(biāo)志奇偶標(biāo)志，操作結(jié)果中有偶數(shù)個(gè)，操作結(jié)果中有偶數(shù)個(gè)1時(shí)，時(shí)，PF=1，否則，否則PF=0AFAF輔助進(jìn)位標(biāo)志輔助進(jìn)位標(biāo)志，記錄運(yùn)算時(shí)第，記錄運(yùn)算時(shí)第3位和第位和第4位之間的進(jìn)位或借位。位之間的進(jìn)位或借位。ZFZF零標(biāo)志零標(biāo)志，運(yùn)算結(jié)果為，運(yùn)算結(jié)果為0時(shí)，時(shí)，ZF=1，否則，否則ZF=0SFSF符號(hào)標(biāo)志符號(hào)標(biāo)志，運(yùn)算結(jié)果為負(fù)，運(yùn)算結(jié)果為負(fù)，SF=1，否則，否則SF=0OFOF溢出標(biāo)志溢出標(biāo)志，運(yùn)算結(jié)果超出機(jī)器能夠表示的范圍，運(yùn)算結(jié)果超出機(jī)器能夠表示的范圍OF=1，否則，否則，OF=0。TFTF陷阱標(biāo)志陷阱標(biāo)志，TF=1，執(zhí)行指令時(shí)產(chǎn)生單步中斷。，執(zhí)行指令時(shí)產(chǎn)生單步中斷。IFIF中斷標(biāo)志中

12、斷標(biāo)志，IF=1，則，則CPU允許可屏蔽中斷，否則禁止。允許可屏蔽中斷，否則禁止。DFDF方向標(biāo)志方向標(biāo)志，串處理時(shí)控制，串處理時(shí)控制SI和和DI遞增或遞減，遞增或遞減，DF=1，寄存器自，寄存器自動(dòng)遞減，動(dòng)遞減，DF=0，則寄存器自動(dòng)遞增。，則寄存器自動(dòng)遞增。NUIST2.2.3 8088/8086存儲(chǔ)器尋址v物理地址 80888088：20根地址線，可尋址220(1MB)個(gè)存儲(chǔ)單元 CPU送到AB上的20位的地址稱為物理地物理地址址 NUIST物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H存儲(chǔ)器的操作完全基存儲(chǔ)器的操作完全基

13、于物理地址。于物理地址。問(wèn)題：?jiǎn)栴}：80888088的內(nèi)部總線和內(nèi)的內(nèi)部總線和內(nèi)部寄存器均為部寄存器均為1616位，位，如何生成如何生成2020位地址？位地址？解決：存儲(chǔ)器分段解決：存儲(chǔ)器分段NUIST存儲(chǔ)器分段存儲(chǔ)器分段高地址低地址段基址段基址段基址段基址最大最大64KB段i-1段i段i+1NUIST邏輯地址v 段基地址和段內(nèi)偏移組成了邏輯地址 段地址段地址 偏移地址偏移地址( (偏移量偏移量) ) 格式為：段地址:偏移地址 物理地址=段基地址16+偏移地址60002H00H12H60000H0 0 0 0段基地址（段基地址（16位）位）段首地址段首地址 NUISTvBIU中的地址加法器用來(lái)

14、實(shí)現(xiàn)邏輯地址到物理地址的變換v8088 可同時(shí)訪問(wèn)4個(gè)段，4個(gè)段寄存器指示了每個(gè)段的基地址段基址段內(nèi)偏移（16位）物理地址+16位20位0000NUIST例：v已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作數(shù)，其偏移地址=0204H， 1)畫(huà)出各段在內(nèi)存中的分布 2)指出各段首地址 3)該操作數(shù)的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解： 各段分布及段首址見(jiàn)右圖所示。各段分布及段首址見(jiàn)右圖所示。 操作數(shù)的物理地址為：操作數(shù)的物理地址為： 250AH10H+0204H = 252A4HNUIST2.3

15、8088/80862.3 8088/8086微處理器工作模式和引腳微處理器工作模式和引腳NUIST2.3 8088/80862.3 8088/8086微處理器工作模式和引腳微處理器工作模式和引腳最小模式（最大模式）最小模式（最大模式）NUIST引腳定義的方法可大致分為：v每個(gè)引腳只傳送一種信息（RD等）；v引腳電平的高低不同的信號(hào)（IO/M等）；vCPU工作于不同方式有不同的名稱和定義（WR/LOCK 等）；v分時(shí)復(fù)用引腳（AD7 AD0 等） ；v引腳的輸入和輸出分別傳送不同的信息（RQ/GT等）。引腳定義的方法引腳定義的方法NUIST8088主要引線（最小模式下）8088是工作在最小還是最

16、大模式由MN/MX端狀態(tài)決定：MN/MX=0時(shí)工作于最大模式，反之工作于最小模式。數(shù)據(jù)信號(hào)線(DB)與地址信號(hào)線(AB)：v AD7AD0：三態(tài)，地址/數(shù)據(jù)復(fù)用線。ALE有效時(shí)為地 址的低8位。地址信號(hào)有效時(shí)為輸出，傳送 數(shù)據(jù)信號(hào)時(shí)為雙向。v A19A16：三態(tài)，輸出。高4位地址信號(hào)，與狀態(tài)信號(hào) S6-S3分時(shí)復(fù)用。v A15A8 ：三態(tài)，輸出。輸出8位地址信號(hào)。NUIST8088主要的控制和狀態(tài)信號(hào)vWR： 三態(tài)，輸出。寫(xiě)命令信號(hào)；vRD： 三態(tài)，輸出。讀命令信號(hào)；vIO/M：三態(tài)，輸出。指出當(dāng)前訪問(wèn)的是存儲(chǔ)器還是I/O接口。高：I/O接口，低：內(nèi)存vDEN： 三態(tài)，輸出。低電平時(shí)，表示DB

17、上的數(shù)據(jù)有效；vRESET：輸入，為高時(shí)，CPU執(zhí)行復(fù)位；vALE： 三態(tài)，輸出。高：AB地址有效；vDT/ R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高：CPU輸出， 低：CPU輸入NUIST例：v 當(dāng)WR=1，RD=0，IO/M=0時(shí)，表示CPU當(dāng)前正在進(jìn)行讀存儲(chǔ)器操作。NUISTREADYREADY信號(hào)(輸入)：T T1 1T T2 2T T3 3TwaitTwaitT T4 4用于協(xié)調(diào)用于協(xié)調(diào)CPU與存儲(chǔ)器、與存儲(chǔ)器、I/O接口之間的速度差異接口之間的速度差異READY信號(hào)由存儲(chǔ)器或信號(hào)由存儲(chǔ)器或I/O接口發(fā)出。接口發(fā)出。READY=0時(shí)，時(shí)，CPU就在就在T3后插入后插入TW周期，插入的周期，插

18、入的TW個(gè)數(shù)取決于個(gè)數(shù)取決于READY何時(shí)變?yōu)楦唠娖?。何時(shí)變?yōu)楦唠娖?。NUIST中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳INTR（Interrupt Request） v可屏蔽中斷請(qǐng)求可屏蔽中斷請(qǐng)求，輸入、高電平有效，輸入、高電平有效v有效時(shí)，表示請(qǐng)求設(shè)備向有效時(shí)，表示請(qǐng)求設(shè)備向CPUCPU申請(qǐng)可屏蔽中申請(qǐng)可屏蔽中斷斷v該請(qǐng)求的優(yōu)先級(jí)別較低，并可通過(guò)關(guān)中斷該請(qǐng)求的優(yōu)先級(jí)別較低，并可通過(guò)關(guān)中斷指令指令CLICLI清除標(biāo)志寄存器中的清除標(biāo)志寄存器中的IFIF標(biāo)志、從而標(biāo)志、從而對(duì)中斷請(qǐng)求進(jìn)行屏蔽對(duì)中斷請(qǐng)求進(jìn)行屏蔽NUIST中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳INTA*（Interrupt Acknow

19、ledge） v可屏蔽中斷響應(yīng)可屏蔽中斷響應(yīng)，輸出、低電平有效輸出、低電平有效v有效時(shí)，表示來(lái)自有效時(shí)，表示來(lái)自INTR引腳的中斷請(qǐng)求已引腳的中斷請(qǐng)求已被被CPU響應(yīng)，響應(yīng)，CPU進(jìn)入中斷響應(yīng)周期進(jìn)入中斷響應(yīng)周期v中斷響應(yīng)周期是連續(xù)的兩個(gè)，每個(gè)都發(fā)出中斷響應(yīng)周期是連續(xù)的兩個(gè)，每個(gè)都發(fā)出有效響應(yīng)信號(hào)，以便通知外設(shè)他們的中斷有效響應(yīng)信號(hào)，以便通知外設(shè)他們的中斷請(qǐng)求已被響應(yīng)、并令有關(guān)設(shè)備將中斷向量請(qǐng)求已被響應(yīng)、并令有關(guān)設(shè)備將中斷向量號(hào)送到數(shù)據(jù)總線號(hào)送到數(shù)據(jù)總線 NUIST中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳NMI（Non-Maskable Interrupt） v不可屏蔽中斷請(qǐng)求，不可屏蔽中斷請(qǐng)求，

20、輸入、上升沿有效輸入、上升沿有效v有效時(shí)，表示外界向有效時(shí)，表示外界向CPUCPU申請(qǐng)不可屏蔽中斷申請(qǐng)不可屏蔽中斷v該請(qǐng)求的優(yōu)先級(jí)別高于該請(qǐng)求的優(yōu)先級(jí)別高于INTRINTR，并且不能在，并且不能在CPUCPU內(nèi)被屏蔽內(nèi)被屏蔽v當(dāng)系統(tǒng)發(fā)生緊急情況時(shí)，可通過(guò)他向當(dāng)系統(tǒng)發(fā)生緊急情況時(shí)，可通過(guò)他向CPUCPU申請(qǐng)申請(qǐng)不可屏蔽中斷服務(wù)不可屏蔽中斷服務(wù)主機(jī)與外設(shè)進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷主機(jī)與外設(shè)進(jìn)行數(shù)據(jù)交換通常采用可屏蔽中斷不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障NUIST總線保持信號(hào)總線保持信號(hào)vHOLD：總線保持請(qǐng)求信號(hào)輸入端。當(dāng)CPU 以外的其他設(shè)備要求占用

21、總線時(shí)， 通過(guò)該引腳向CPU發(fā)出請(qǐng)求。vHLDA：輸出，對(duì)HOLD信號(hào)的響應(yīng)。為高 電平時(shí)，表示CPU已放棄總線控制 權(quán)，所有三態(tài)信號(hào)線均變?yōu)楦咦锠?態(tài)。NUIST8086/80888086/8088的兩種組態(tài)模式的兩種組態(tài)模式v兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)v最小組態(tài)模式 構(gòu)成小規(guī)模的應(yīng)用系統(tǒng) 8086/8088本身提供所有的系統(tǒng)總線信號(hào)v最大組態(tài)模式 構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器8087 8086/8088和總線控制器8288共同形成系統(tǒng)總線信號(hào)NUIST8086/80888086/8088的兩種組態(tài)模式的兩種組態(tài)模式v兩種組態(tài)利用MN/MX*引腳區(qū)別 MN/MX*

22、接高電平為最小組態(tài)模式 MN/MX*接低電平為最大組態(tài)模式v兩種組態(tài)下的內(nèi)部操作并沒(méi)有區(qū)別 IBM PC/XT采用最大組態(tài) 本書(shū)以最小組態(tài)展開(kāi)基本原理通常在信號(hào)名稱加通常在信號(hào)名稱加上劃線（如：上劃線（如：MX）或星號(hào)（如：）或星號(hào)（如：MX*）表示低電平有效表示低電平有效NUIST80888088最小模式最小模式v 最小模式僅支持單處理器v 主要需解決： 地址與數(shù)據(jù)的分離地址與數(shù)據(jù)的分離 地址鎖存地址鎖存v 電路實(shí)現(xiàn)方案 用3片8位的鎖存器8282實(shí)現(xiàn)地址鎖存。ALE為鎖存控制信號(hào)，OE0使鎖存的地址直接輸出； 用1片雙向三態(tài)門(mén)8286用作數(shù)據(jù)總線驅(qū)動(dòng)和隔離，DT/R作為方向控制，DEN作為

23、開(kāi)門(mén)信號(hào)； 其他控制信號(hào)由8088直接產(chǎn)生。 NUIST80888088最小模式下的連接示意圖最小模式下的連接示意圖8088CPU控制總線控制總線數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線地址地址鎖存鎖存數(shù)據(jù)數(shù)據(jù)收發(fā)器收發(fā)器ALE時(shí)鐘發(fā)時(shí)鐘發(fā)生生 器器3片8282DT/RDEN8286NUIST80888088最小模式的總線形成最小模式的總線形成AD7AD0A15A8A19/S6A16/S3+5V8088ALE8282STB系統(tǒng)總線信號(hào)系統(tǒng)總線信號(hào)A19A16A15A8A7A0D7D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*O

24、E*OE*OE*NUIST80888088最大模式v最大模式可支持多處理器v大多數(shù)控制信號(hào)是由總線控制器8288對(duì)S0、S1、S2三個(gè)信號(hào)譯碼得到，如DT/R、ALE、DEN、IOR、IOW、MEMR、MEMW信號(hào)。DB和AB的構(gòu)成基本同最小模式。vPC/XT機(jī)的總線采用了最大模式，但有三點(diǎn)區(qū)別： 地址總線驅(qū)動(dòng)用2個(gè)74LS37374LS373和1個(gè)74LS24474LS244代替3個(gè)8282； 數(shù)據(jù)總線驅(qū)動(dòng)用74LS24574LS245代替8286； 支持DMA傳送。NUIST80888088最大模式下的連接示意圖最大模式下的連接示意圖8088CPU數(shù)據(jù)總線數(shù)據(jù)總線地址總線地址總線地址地址鎖

25、存鎖存數(shù)據(jù)數(shù)據(jù)收發(fā)收發(fā)ALE時(shí)鐘發(fā)時(shí)鐘發(fā)生生 器器總總 線線控制器控制器控制總線控制總線828282868288S0S1S2NUIST常用接口芯片介紹常用接口芯片介紹v8282 / 74LS373 具有三態(tài)正相輸出的鎖存器 內(nèi)部包含8個(gè)D觸發(fā)器 引腳： DI0DI7 輸入 DO0DO7 輸出 STB 鎖存信號(hào) OE 輸出允許 功能：OE = 0 條件下： STB = 1 傳輸數(shù)據(jù) STB下降沿 鎖存數(shù)據(jù)v功能類似的還有8283但為反相輸出NUIST總線驅(qū)動(dòng)器總線驅(qū)動(dòng)器v8286 / 74LS245 雙向三態(tài)驅(qū)動(dòng)器引腳： A0A7和B0B7 雙向數(shù)據(jù)線 OE 輸出允許 T 方向控制 功能： OE

26、=0時(shí)，門(mén)導(dǎo)通； 門(mén)導(dǎo)通時(shí): T=0，BA；T=1，ABv功能類似的還有8287但為反相輸出NUIST總線驅(qū)動(dòng)器（續(xù)）總線驅(qū)動(dòng)器（續(xù)）v74LS244 三態(tài)門(mén)驅(qū)動(dòng)器（含8個(gè)門(mén)） 引腳： I I1 1I I8 8和和O O1 1O O8 8 輸入線和輸出線輸入線和輸出線 E1，E2 使能信號(hào)，各控制4個(gè)三態(tài)門(mén) 功能： E1=0，E2=0，門(mén)導(dǎo)通，否則輸出為高阻態(tài)NUIST2.4 2.4 總線時(shí)序總線時(shí)序v時(shí)序的概念：CPU各引腳信號(hào)在時(shí)間上的關(guān)系。v時(shí)鐘周期：由時(shí)鐘發(fā)生器產(chǎn)生。是計(jì)算機(jī)內(nèi)部最小的時(shí)間單位，用Ti表示。v總線周期：CPU完成一次訪問(wèn)內(nèi)存(或接口)操作所需要的時(shí)間。 一個(gè)總線周期至少

27、包括4個(gè)時(shí)鐘周期（稱為一個(gè)基本的總線操作周期）。（5種基本的總線操作：存儲(chǔ)器讀、存儲(chǔ)器寫(xiě)、輸入、輸出、中斷響應(yīng)；另外還有復(fù)位周期和總線請(qǐng)求與響應(yīng)周期）v指令周期：CPU執(zhí)行1條指令所需要的時(shí)間 。 NUIST總線時(shí)序總線時(shí)序v總線操作中如何實(shí)現(xiàn)時(shí)序同步是關(guān)鍵vCPU總線周期采用同步時(shí)序： 各部件都以系統(tǒng)時(shí)鐘信號(hào)為基準(zhǔn) 當(dāng)相互不能配合時(shí)，快速部件（CPU）插入等待狀態(tài)等待慢速部件（I/O和存儲(chǔ)器）vCPU與外設(shè)接口常采用異步時(shí)序，它們通過(guò)應(yīng)答聯(lián)絡(luò)信號(hào)實(shí)現(xiàn)同步操作NUIST最小組態(tài)的總線時(shí)序最小組態(tài)的總線時(shí)序微處理器最基本的4種總線周期存儲(chǔ)器讀總線周期存儲(chǔ)器寫(xiě)總線周期I/O讀總線周期I/O寫(xiě)總線周

28、期NUIST存儲(chǔ)器寫(xiě)總線周期存儲(chǔ)器寫(xiě)總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7AD0A15A8A7A0輸出數(shù)據(jù)輸出數(shù)據(jù)A19A16S6S3READY（高電平）（高電平）IO/M*WR*T1狀態(tài)狀態(tài)輸出輸出20位存儲(chǔ)器地址位存儲(chǔ)器地址A19A0IO/M*輸出低電平，表示存儲(chǔ)器操作；輸出低電平，表示存儲(chǔ)器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號(hào)輸出控制信號(hào)WR*和數(shù)據(jù)和數(shù)據(jù)D7D0T3和和Tw狀態(tài)狀態(tài)檢測(cè)數(shù)據(jù)傳送是否能夠完成檢測(cè)數(shù)據(jù)傳送是否能夠完成T4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送完成數(shù)據(jù)傳送NUISTI/OI/O寫(xiě)總線周期寫(xiě)總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7AD0A15A8A7A0輸出數(shù)據(jù)輸出數(shù)據(jù)0000