模擬與模數(shù)混合集成電路設(shè)計(jì)PPT教案

1、模擬模擬(mn)與模數(shù)混合集成電路設(shè)計(jì)與模數(shù)混合集成電路設(shè)計(jì)第一頁，共28頁。ViVoVrVddViVoVdd15.1放大器放大器圖 15.1第1頁/共28頁第二頁，共28頁。 全差動(dòng)放大器 差動(dòng)輸入(shr)單端輸出放大器ViVoVddViVr2VddVr1ViVoVddViVddVr1圖 15.1第2頁/共28頁第三頁，共28頁。第3頁/共28頁第四頁，共28頁。VDDVin+Vin-Out+Out-L1L2VDDVin+Vin-Out+Out-C1補(bǔ)充補(bǔ)充(bchng)第4頁/共28頁第五頁，共28頁。 放大(fngd)輸入的PCML信號(hào)幅度，調(diào)節(jié)直流電平，提 供輸入匹配VnPCMLSC

2、FL50VDD=3.3V50第5頁/共28頁第六頁，共28頁。SCFLPCML1001005050VnSCFLVp 用限幅放大器提供差分(ch fn)PCML輸出信號(hào)第6頁/共28頁第七頁，共28頁。圖15.3 BJT 差分(ch fn)放大器 差分(ch fn)輸出特性曲線 圖15.2第7頁/共28頁第八頁，共28頁。TIDEECCVvthIii21第8頁/共28頁第九頁，共28頁。圖15.5 MOS差分(ch fn)放大器差模特性曲線圖15.4第9頁/共28頁第十頁，共28頁。221411thGSQIDthGSQIDSSDDVVvVVvIii第10頁/共28頁第十一頁，共28頁。input

3、VI50歐姆IBA1A2A3ChipVDDOBVQR R1 11 1R R1 12 2R R2 21 1R R2 22 2C C1 1C C2 2第11頁/共28頁第十二頁，共28頁。第12頁/共28頁第十三頁，共28頁。圖15.9 運(yùn)算(yn sun)放大器電路 第13頁/共28頁第十四頁，共28頁。圖15. 10 (a) LC振蕩器 (b) 張弛(zhn ch)振蕩器, (c) 環(huán)形振蕩器第14頁/共28頁第十五頁，共28頁。圖15.11 環(huán)形振蕩器的延遲單元: (a) 有源負(fù)載(fzi)差動(dòng)放大, (b) CMOS反相放大, (c) 源級(jí)電容耦合放大 第15頁/共28頁第十六頁，共28頁

4、。第16頁/共28頁第十七頁，共28頁。圖圖15.14 矢量矢量(shling)疊加型環(huán)行疊加型環(huán)行VCO第17頁/共28頁第十八頁，共28頁。PLL輸出(shch)頻譜 相位噪聲 -81dBc/Hz1M第18頁/共28頁第十九頁，共28頁。第19頁/共28頁第二十頁，共28頁。第20頁/共28頁第二十一頁，共28頁。圖15.16 串聯(lián)(chunlin)電阻分壓D/A變換器電路圖第21頁/共28頁第二十二頁，共28頁。A2A1A0Vout(V)A2A1A0Vout(V)000502-3=0100542-3=2.5001512-3=0.625101552-3=3.125010522-3=1.25110562-3=3.75011532-3=1.875111572-3=4.375表表 15.1第22頁/共28頁第二十三頁，共28頁。圖15.17 并聯(lián)(bnglin)電容分壓D/A變換器電路圖第23頁/共28頁第二十四頁，共28頁。并聯(lián)并聯(lián)(bnglin)電容分壓電容分壓 D/A變換器變換器第24頁/共28頁第二十五頁，共28頁。15.4.1 原理(yunl)第25頁/共28頁第二十六頁，共28頁。度場合圖15.18第26頁/共28頁第二十七頁，共28頁。優(yōu)點(diǎn): 高轉(zhuǎn)換位數(shù): 10-12缺點(diǎn): 低速