第一章 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述

1、 自計(jì)算機(jī)誕生以來，數(shù)字系統(tǒng)設(shè)計(jì)歷來存在兩個(gè)分枝，即系統(tǒng)硬件設(shè)計(jì)和系統(tǒng)軟件設(shè)計(jì)。同樣，設(shè)計(jì)人員也因工作性質(zhì)不同，被分成兩群：硬件設(shè)計(jì)人員和軟件設(shè)計(jì)人員。他們各自從事各自的工作，很少涉足對(duì)方的領(lǐng)域。特別是軟件設(shè)計(jì)人員更是如此。但是，隨著計(jì)算機(jī)技術(shù)的發(fā)展和硬件描述語言HDL的出現(xiàn)，這種界線已經(jīng)被打破。數(shù)字系統(tǒng)的硬件構(gòu)成及其行為完全可以用HDL語言來描述和仿真。這樣，軟件設(shè)計(jì)人員也同樣可以借助HDL語言，設(shè)計(jì)出符合要求的硬件系統(tǒng)。不僅如此，利用HDL語言來設(shè)計(jì)系統(tǒng)硬件與利用傳統(tǒng)方法設(shè)計(jì)系統(tǒng)硬件相比，還帶來了許多突出的優(yōu)點(diǎn)。它是硬件設(shè)計(jì)領(lǐng)域的一次變革，對(duì)系統(tǒng)的硬件設(shè)計(jì)將產(chǎn)生巨大的影響。在本章將詳細(xì)介紹

2、這種硬件設(shè)計(jì)方法的變化。電子系統(tǒng)電子系統(tǒng) 所謂電子系統(tǒng)，通常是指由若干相互聯(lián)接、相互作用的基本電路組成的具有特定功能的電路整體。 電子系統(tǒng)有大有小、大到航天飛機(jī)的測(cè)控系統(tǒng)、小到出租車計(jì)價(jià)器，它們都是電子系統(tǒng)?？梢愿爬ǖ刂v，凡是可以完成一個(gè)特定功能的完整的電子裝置都可稱為電子系統(tǒng)。電子系統(tǒng)組成電子系統(tǒng)組成 從組成來看，一個(gè)電子系統(tǒng)一般包括模擬系統(tǒng)傳感、高低頻放大、模數(shù)、數(shù)模變換以及執(zhí)行機(jī)構(gòu)等；數(shù)字系統(tǒng)信息處理、決策、控制。但是，對(duì)于軟硬結(jié)合的電子系統(tǒng)而言，它的信息處理、決策與控制部分大部分可內(nèi)含有CPU的微處理機(jī)(如單片機(jī))的電子系統(tǒng)來實(shí)現(xiàn)。 所以從組成來講，一般可以把電子系統(tǒng)看成由兩大部分組成

3、：模擬子系統(tǒng)和數(shù)字子系統(tǒng)。數(shù)字系統(tǒng)數(shù)字系統(tǒng) 是對(duì)數(shù)字信息進(jìn)行存儲(chǔ)、傳輸、處理的電子系統(tǒng) 一般由若干數(shù)字電路和邏輯功能部件組成，并由一個(gè)控制部件統(tǒng)一指揮。邏輯部件擔(dān)負(fù)系統(tǒng)的局部任務(wù)，完成子系統(tǒng)的功能。 數(shù)字系統(tǒng)可以是一個(gè)獨(dú)立的實(shí)用裝置，如數(shù)字表、數(shù)字計(jì)算機(jī)等；也可以是一個(gè)具有特定性能的邏輯部件，如計(jì)算機(jī)中的內(nèi)存板，數(shù)字表中的主控板等。不論它們的復(fù)雜程度如何，規(guī)模大小怎樣，其實(shí)質(zhì)而言仍是數(shù)字邏輯問題。實(shí)際上是對(duì)數(shù)字量的存儲(chǔ)、傳輸和處理的過程。數(shù)字系統(tǒng)數(shù)字系統(tǒng) vs 模擬系統(tǒng)模擬系統(tǒng) 數(shù)字系統(tǒng)與模擬系統(tǒng)相比，具有如下特點(diǎn)。 穩(wěn)定性。數(shù)字系統(tǒng)所加工處理的信息是離散的數(shù)字量，對(duì)用來構(gòu)成系統(tǒng)的電子元器件要

4、求不高，即能以較低的硬件實(shí)現(xiàn)較高的性能。 精確性。數(shù)字系統(tǒng)中可用增加數(shù)據(jù)位數(shù)或長度來達(dá)到數(shù)據(jù)處理和傳輸?shù)木_度。 可靠性。數(shù)字系統(tǒng)中可采用檢錯(cuò)、糾錯(cuò)和編碼等信息冗余技術(shù)，以及多機(jī)并行工作等硬件冗余技術(shù)來提高系統(tǒng)的可靠性。 模塊化。把系統(tǒng)分成不同功能模塊，由相應(yīng)的功能部件來實(shí)現(xiàn)，從而使系統(tǒng)的設(shè)計(jì)、試制、生產(chǎn)、調(diào)試和維護(hù)都十分方便?；緮?shù)字系統(tǒng)結(jié)構(gòu)基本數(shù)字系統(tǒng)結(jié)構(gòu) 課本的例子 設(shè)計(jì)一個(gè)六進(jìn)制計(jì)數(shù)器畫出狀態(tài)轉(zhuǎn)換圖系統(tǒng)分析畫出狀態(tài)轉(zhuǎn)換表，發(fā)現(xiàn)Q2當(dāng)前的輸出是Q1前一個(gè)狀態(tài)的輸出，而Q1當(dāng)前的輸出就是Q0前一個(gè)狀態(tài)的輸出。 Q2當(dāng)前的輸出是Q1前一個(gè)狀態(tài)的輸出，而Q1當(dāng)前的輸出就是Q0前一個(gè)狀態(tài)的輸出。

5、這樣，Q2和Q1采用D觸發(fā)器。 Q0的輸出關(guān)系復(fù)雜一些，就必須選用JK觸發(fā)器，并且利用Q1 、Q2的輸出作為約束條件，經(jīng)組合邏輯電路作為Q0的J 、K輸入。（選擇JK觸發(fā)器的理由：JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。實(shí)際應(yīng)用中，具有很強(qiáng)的通用性）121nnQQ110nnQQ狀態(tài)方程JK觸發(fā)器設(shè)計(jì)1 XX 0X 0X 10 X0 X1 01 00 10 11000nnnQJQKQ2121nnnnJQ QKQ Q狀態(tài)方程驅(qū)動(dòng)方程JK觸發(fā)器真值表2121nnnnJQ QKQ Q驅(qū)動(dòng)方程原理圖原理圖 硬件描述語言HDL，是一種用形式化方法描述數(shù)字電路

6、和系統(tǒng)的語言。 利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從上層到下層逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用EDA工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動(dòng)綜合工具轉(zhuǎn)換到門級(jí)電路網(wǎng)表。接下去，再用專用集成電路ASIC或可編程邏輯器件自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。 VHDL 1980年 美國國防部開始開發(fā) 1987 IEEE標(biāo)準(zhǔn)化IEEE-1076-1987 1993 修訂IEEE-1076-1993 提供從門級(jí)到系統(tǒng)級(jí)的硬件建模VHSIC Hardware Description LanguageVery

7、High Speed Integrated CircuitVHDL語言程序的五個(gè)組成部分語言程序的五個(gè)組成部分庫說明庫說明包集合說明包集合說明實(shí)體說明實(shí)體說明構(gòu)造體描述構(gòu)造體描述配置語句配置語句庫存放已編譯的實(shí)體、構(gòu)造體、包集合、和配置。包集合存放各設(shè)計(jì)模塊能共享的數(shù)據(jù)類型、常數(shù)和子程序。實(shí)體用于說明所設(shè)計(jì)的系統(tǒng)的外部接口信號(hào)。構(gòu)造體用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為。配置用于從庫中選取所需單元來組成系統(tǒng)設(shè)計(jì)的不同版本?；?本單元LIBRARY 庫名庫名；USE ;ENTITY 實(shí)體名實(shí)體名 IS 類屬參數(shù)說明類屬參數(shù)說明； 端口說明端口說明；END ENTITY 實(shí)體名實(shí)體名；ARCHITECTU

8、RE 構(gòu)造體名構(gòu)造體名 OF 實(shí)體名實(shí)體名 IS 定義語句定義語句 內(nèi)部信號(hào)，常數(shù)，數(shù)據(jù)類型，函數(shù)等的定義內(nèi)部信號(hào)，常數(shù)，數(shù)據(jù)類型，函數(shù)等的定義；BEGIN 處理語句處理語句；END ARCHITECTURE 構(gòu)造體名構(gòu)造體名；VHDL語言程序書寫基本格式語言程序書寫基本格式命名規(guī)則和注解的標(biāo)記命名規(guī)則和注解的標(biāo)記VHDL語句中大小寫是沒有區(qū)別的，所有語句中用大寫字母或小寫字母都可以。但有兩種情況例外，這就是用單引號(hào)括起來的字符和用雙引號(hào)括起來的字符串，這時(shí)大寫字母和小寫字母是有區(qū)別的。 在VHDL語言中所使用的名字（名稱），如信號(hào)名、實(shí)體名，構(gòu)造體名、變量名等，在命名時(shí)應(yīng)遵守如下規(guī)則： 1）

9、名字的最前面應(yīng)該是英文字母； 2）能使用的字符只有英文字母、數(shù)字和短下劃線“_” ； 3）不能連續(xù)使用“_”符號(hào)，在名字的最后也不能使用“_” 。 4）其注釋從兩個(gè)短劃線“-”符號(hào)開始到該項(xiàng)末尾（回車、換 行符）結(jié)束。二選一選擇器 Verilog HDL 是在1983年由GDA(Gate Way Design Automation)公司的 Philmoorby首創(chuàng)的。 1986年Moorby 提出了用于快速門級(jí)仿真的 Vrtilog XL算法，促使 Verilog HDL語言得到迅速發(fā)展。 1989年 Cadence公司收購了 GDA 公司， Verilog HDL成為 Cadence公司的私有財(cái) 產(chǎn)。1990 年 Cadence公 司 公 開 Verilog HDL語 言。 基 于 Verilog HDL優(yōu) 越 性，IEEE 于1995年制定了 Verilog HDL的IEEE標(biāo)準(zhǔn)，即 Verilog HDL 1364-1995。 VHDL語言和 Verilog HDL語言各有所長，市場(chǎng)占有量也相