設(shè)計一個應(yīng)用於Class D三角積分轉(zhuǎn)換器_del_name

1、國 立 交 通 大 學(xué)電機學(xué)院 電機與控制學(xué)程碩 士 論 文設(shè)計一個應(yīng)用於Class D的三角積分轉(zhuǎn)換器A Design of Delta-Sigma Converter Applies to Class D研 究 生：XXX指導(dǎo)教授：XXX 博士中 華 民 國 X 年 X 月設(shè)計一個應(yīng)用於Class D的三角積分轉(zhuǎn)換器A Design of Delta-Sigma Converter Applies to Class D研 究 生：XXX Student：X-X X指導(dǎo)教授：XXX 博士 Advisor：X-X X國 立 交 通 大 學(xué)電機學(xué)院 電機與控制學(xué)程碩 士 論 文A ThesisS

2、ubmitted to College of Electrical and Computer EngineeringNational Chiao Tung Universityin partial Fulfillment of the Requirementsfor the Degree of Master of ScienceinElectrical and Control EngineeringJune xxxxHsinchu, Taiwan, Republic of China中華民國X年X月設(shè)計一個應(yīng)用於Class D的三角積分轉(zhuǎn)換器學(xué)生：XXX 指導(dǎo)教授：陳科宏 博士國立交通大學(xué) 電

3、機學(xué)院 電機與控制學(xué)程 碩士班摘 要本論文主要是設(shè)計一個應(yīng)用於Class D的三角積分轉(zhuǎn)換器，內(nèi)部包含一個升頻濾波器以及一個五階三角積分調(diào)變器，其整體系統(tǒng)的輸入訊號為16位元，輸出訊號為1位元，取樣頻率為8K Hz，訊號頻寬為4KHz。升頻濾波器的功能為提昇輸入取樣頻率和衰減升頻後產(chǎn)生的映像(image)，它是由多級升頻濾波器串接而成，其中包含兩級的FIR與一級的CIC濾波器，三角積分調(diào)變器的功能主要是可以將輸入訊號調(diào)變成數(shù)位訊號，且輸出的訊號可以得到很高的訊號雜訊比(signal to noise ratio)。整個系統(tǒng)主要以Verilog硬體描述語言實現(xiàn)電路，最後以FPGA驗證，在超取樣率

4、(oversampling ratio)為64的條件下，SNR可以到達96dB，預(yù)期未來能將其輸出級直接驅(qū)動H bridge，以實現(xiàn)高效率、高效能的D類放大器。A Design of Delta-Sigma Converter Applies to Class Dstudent：Po-Chang Chen Advisors：Dr. Ke-Horng ChenDegree Program of Electrical and Computer EngineeringNational Chiao Tung UniversityABSTRACTThis thesis proposes a design

5、 of delta-sigma converter for application of class D, which consists of an interpolator filter (IF) and a fifth-order delta-sigma modulation (DSM). The system input is 16-bit with a 1-bit ouput. The sampling rate is 8 KHz with one 4 KHz signal bandwidth.The interpolator filter, which is used to elim

6、inate the unwanted upsampling image, contains two cascaded finite-impulse-response (FIR) and 1-stage CIC filter. The DSM is a method to encode input signals into digital signals and to provide high signal to noise ratio (SNR) for output signals. The test circuit is designed and implemented by Verilo

7、g and FPGA, respectively. The experimental SNR is higher than 96dB when the oversampling ratio (OSR) is 64, the output of high resolution will be able to drive the H-bridge in the future, and realize a class D amplifier with high efficiency and high performance.誌 謝本文得以完成，由衷的感謝指導(dǎo)教授 XXX博士，這幾的辛勤指導(dǎo)與諄諄教誨

8、，教授平日作學(xué)問之嚴謹態(tài)與待人處世之道，是讓我銘記在心，成為我日後學(xué)習(xí)之典範，在此，謹致上最誠摯的敬意及謝意。感謝京宏科技長官們及同事們的支持，感謝總經(jīng)理XXX先生、技術(shù)總監(jiān)XXX先生、經(jīng)理XXX先生、經(jīng)XXX先生都是我人生的師友其次，感謝實驗室的學(xué)長、學(xué)姊的協(xié)助與指導(dǎo)，感謝XX學(xué)長、XX學(xué)長、XX學(xué)長與XX學(xué)姊感謝你們在學(xué)業(yè)上的指導(dǎo)與協(xié)助。最後，僅將此文獻給雙親及家人，十父母親勤刻苦持家，即自小我們是低收入戶的清寒家庭，父母親對我們子的教育學(xué)習(xí)是全支持及愛護，使我能專心研究，順完成學(xué)業(yè)，在此致上最深的感恩之意。XX 于 仲夏國交通大學(xué)中華民國XX月目 摘 要iABSTRACTii誌 謝iii

9、目 iv圖 列v表 列viii第一章緒論11.1研究動機11.2三角積分調(diào)變器的特色與發(fā)展歷史21.3三角積分調(diào)變器運用於ADC與DAC簡介41.4效能指標(Performance Metrics)71.5論文組織8第二章三角積分調(diào)變器原架構(gòu)92.1奎氏取樣與化誤差92.1.1奎氏取樣(Nyquist Rate)92.1.2化誤差(Quantization error)102.2三角積分調(diào)變器的技術(shù)132.2.1超取樣技術(shù)(Oversampling)132.2.2雜訊整形技術(shù)(Noise Shaping)152.2.3三角積分調(diào)變器的積分器172.3三角積分調(diào)變器172.3.1一階三角積分調(diào)變

10、器182.3.2二階三角積分調(diào)變器212.3.3高階三角積分調(diào)變器222.4高階三角積分器的問題232.4.1穩(wěn)定性的判別法則242.4.2高階三角積分調(diào)變器輸入動態(tài)範圍的限制262.4.3NTF零點優(yōu)化的基本觀念272.4.4NTF零點未優(yōu)化與零點優(yōu)化的比較282.4.5NTF零點優(yōu)化的原則302.5採用濾波器合成之三角積分調(diào)變器312.5.1CIFB312.5.2CIFF322.5.3CRFB & CRFF342.6串接式之三角積分調(diào)變器(Cascaded DSM)352.7多位元三角積分調(diào)變器 (Multi-Bit DSM)372.8每種型式的三角積分調(diào)變器優(yōu)缺點比較38第三章數(shù)位升/降

11、頻濾波器393.1將取樣頻率降低整數(shù)倍403.2將取樣頻率增加整數(shù)倍443.3數(shù)位濾波器的介紹463.3.1數(shù)位濾波器的規(guī)格463.3.2有限脈衝響應(yīng)濾波器(Finite Impulse Response, FIR)473.3.3無限脈衝響應(yīng)濾波器(Infinite Impulse Response, IIR)503.4多級降頻濾波器架構(gòu)的比較523.5CIC濾波器(Cascaded Integrator Comb Filter)54第四章系統(tǒng)模擬與電路實現(xiàn)、量測594.1系統(tǒng)設(shè)計程594.2FPGA整體系統(tǒng)方塊與時脈的規(guī)化604.3三角積分轉(zhuǎn)換器系統(tǒng)規(guī)格614.4升頻濾波器的設(shè)計與模擬624

12、.4.1FIR1濾波器的設(shè)計與模擬624.4.2FIR2濾波器的設(shè)計與模擬654.4.3FIR1與FIR2的電路架構(gòu)674.4.4CIC濾波器的設(shè)計與模擬684.4.5CIC的電路架構(gòu)694.5三角積分調(diào)變器的設(shè)計與模擬704.5.1三角積分調(diào)變器的規(guī)格與係數(shù)704.5.2三角積分調(diào)變器的電路實現(xiàn)724.6RTL實現(xiàn)的整體系統(tǒng)方塊與腳位定義734.6.1鎖相迴路模組734.6.2時脈產(chǎn)生器744.6.3訊號產(chǎn)生器744.6.4三角積分數(shù)位/類比轉(zhuǎn)換器模組754.7整體電路的實現(xiàn)與量測75第五章結(jié)論795.1研究成果795.2未來研究與探討之方向79圖 列圖 1.1 Codec的應(yīng)用1圖 1.2

13、 三角積分類比/數(shù)位轉(zhuǎn)換器4圖 1.3 三角積分數(shù)位/類比轉(zhuǎn)換器6圖 1.4 三角積分類調(diào)變器的性能測試圖7圖 1.5 (a)頻譜分析圖 (b)動態(tài)效能圖7圖 2.1 (a)原始信號頻譜圖 (b)當fs2fb 之取樣函頻譜圖10圖 2.2 (a)信號化 (b) 2元位 類比/數(shù)位 轉(zhuǎn)換器10圖 2.3 化器線性模型11圖 2.4 (a)化誤差範圍 (b)化誤差機密函11圖 2.5 化雜訊功頻譜密圖13圖 2.6 (a)三角積分調(diào)變器 (b)其線性模型15圖 2.7 (a)延遲積分器 (b)非延遲積分器17圖 2.8 一階三角積分調(diào)變器18圖 2.9 一階三角積分調(diào)變器雜訊頻譜19圖 2.10

14、二階三角積分調(diào)變器21圖 2.11 高階三角積分調(diào)變器23圖 2.12 引入比較器之線性模型823圖 2.13 三階調(diào)變器之根軌跡圖824圖 2.14 NTF的振幅響應(yīng)25圖 2.15 輸入動態(tài)範圍與的關(guān)係圖26圖 2.16 不同階數(shù)的NTF比較827圖 2.17 z plane (零點未優(yōu)化)28圖 2.18 z plane (零點優(yōu)化)29圖 2.19 CIFB 系統(tǒng)架構(gòu)圖831圖 2.20 CIFF 系統(tǒng)架構(gòu)圖832圖 2.21 CRFB 系統(tǒng)架構(gòu)圖834圖 2.22 CRFF 系統(tǒng)架構(gòu)圖834圖 2.23 串接式之三角積分調(diào)變器(Cascaded DSM)35圖 2.24 M位元三角積

15、分調(diào)變器37圖 3.1 三角積分調(diào)變器運用於ADC與DAC之方塊圖39圖 3.2 理想連續(xù)至離散時間轉(zhuǎn)換器之方塊圖40圖 3.3 離散時間取樣器的表示法40圖 3.4 在頻域上圖解降頻取樣41圖 3.5 交疊現(xiàn)象發(fā)生的降頻取樣43圖 3.6 將取樣頻率降低M倍的通用系統(tǒng)架構(gòu)44圖 3.7 將取樣頻率增加L倍的通用系統(tǒng)架構(gòu)44圖 3.8 在頻域上說明信號的內(nèi)插45圖 3.9 數(shù)位濾波器規(guī)格46圖 3.10 FIR波器的轉(zhuǎn)換直接式實現(xiàn)48圖 3.11 FIR波器的直接式實現(xiàn)48圖 3.12 TapN為偶時的線性相位架構(gòu)49圖 3.13 TapN為奇時的線性相位架構(gòu)49圖 3.14 IIR(直接式I

16、I)系統(tǒng)架構(gòu)圖51圖 3.15 單級降頻濾波器架構(gòu)和兩級降頻濾波器53圖 3.16 (a)積分器(Integrator filter) (b)梳狀濾波器(Comb filter)54圖 3.17 3階降頻CIC濾波器55圖 3.18 3階升頻CIC濾波器55圖 3.19 一階CIC濾波器振幅響應(yīng)圖57圖 3.20 三階CIC濾波器振幅響應(yīng)圖57圖 4.1 系統(tǒng)設(shè)計程圖59圖 4.2 FPGA整體系統(tǒng)方塊與時脈圖60圖 4.3 Delta-Sigma Converter內(nèi)部架構(gòu)60圖 4.4 三角積分轉(zhuǎn)換器系統(tǒng)方塊圖61圖 4.5 升頻濾波器62圖 4.6 FIR1響應(yīng)圖(a)(d)64圖 4.

17、7 FIR2響應(yīng)圖(a)(d)66圖 4.8 直接型式7階FIR濾波器的架構(gòu)67圖 4.9 運用於FIR的乘加器67圖 4.10 CIC濾波器(a)振幅響應(yīng) (b)相位響應(yīng)69圖 4.11 4階CIC的電路架構(gòu)69圖 4.12 DSM的simulink70圖 4.13 (a)係數(shù)合成後的DSM頻譜 (b)係數(shù)調(diào)整後的DSM頻譜72圖 4.14 CRFB的電路實現(xiàn)架構(gòu)72圖 4.15 整體系統(tǒng)方塊圖73圖 4.16 SPKP與SPKN在時域的波形76圖 4.17 SPKP的頻譜76圖 4.18 FPGA量測系統(tǒng)圖77圖 4.19 SPKP與SPKN在時域的波形(加入濾波器與負載)77圖 4.20

18、 SPKP的頻譜(加入濾波器與負載)78表 列表 2.1 各階三角積分調(diào)變器之SNR比較22表 2.2 零點優(yōu)化對於SNR的改善程度30表 2.3 每種型式的三角積分調(diào)變器優(yōu)缺點比較38表 3.1 CIC在不同升降頻倍率(R)的通帶衰減58表 3.2 CIC在不同升降頻倍率(R)的阻帶衰減58表 4.1 三角積分轉(zhuǎn)換器系統(tǒng)規(guī)格61表 4.2 整體升頻濾波器系統(tǒng)規(guī)格62表 4.3 FIR1規(guī)格63表 4.4 FIR2規(guī)格65表 4.5 CIC規(guī)格68表 4.6 DSM合成規(guī)格71表 4.7 DSM合成係數(shù)71表 4.8 鎖相迴路模組PIN腳定義73表 4.9 時脈產(chǎn)生器PIN腳定義74表 4.1

19、0 訊號產(chǎn)生器PIN腳定義74表 4.11 三角積分數(shù)位類比轉(zhuǎn)換器PIN腳定義75表 4.12 效能比照表7888第一章 緒論1.1 研究動機由於積體電路之快速發(fā)展，電子產(chǎn)業(yè)隨之蓬勃，舉凡日常生活之中皆可見之電子產(chǎn)品，如手機、MP3、隨身碟、DVD等，皆已是現(xiàn)今生活不可或缺的必需品。其中，又以消費性電子產(chǎn)品的需求為最大宗，在市場需求的帶動之下，電子產(chǎn)品的演進十分迅速，也因此消費者對於產(chǎn)品的品質(zhì)要求也越來越高，而音頻積體電路之應(yīng)用，除了在消費性之應(yīng)用之外，尚可應(yīng)用於生醫(yī)電子。例如：電子耳朵、助聽器等，故不難發(fā)現(xiàn)我們對於音頻積體電路之需求有越來越高之趨勢。由圖1.1可以清楚得知Codec在通訊、聲

20、音、影像、感測器等領(lǐng)域，都有普遍的應(yīng)用，由於人類聽覺相對於視覺敏銳，因此對於聲音訊號之解析度要求考量較視覺訊號更為精細，所以在語音處理領(lǐng)域?qū)odec的解析度要求相對較高。圖 1.1 Codec的應(yīng)用為了保證音頻訊號的高品質(zhì)輸出，通常要求達到16位元以上的解析度，而三角積分調(diào)變器1最主要特色就是擁有高解析度，它利用超取樣(Oversampling)以及雜訊移頻(Noise Shaping)的技術(shù)，藉以換取較高的訊號雜訊比(Signal-to-Noise Ratio)。此外三角積分調(diào)變器(Delta-Sigma Modulator)，除了應(yīng)用在音頻積體電路之外，尚可應(yīng)用在通訊相關(guān)之應(yīng)用例如:連續(xù)

21、型三角積分調(diào)變器、帶通型三角積分調(diào)變器、分數(shù)除頻的銷相迴路。音頻積體電路上之應(yīng)用主流架構(gòu)即採用低通三角積分調(diào)變器，對於如何透過系統(tǒng)層面的演進，改善電路設(shè)計的極限，成為近年來熱門的研究主題。而本論文將透過系統(tǒng)層面的分析，利用系統(tǒng)層面的優(yōu)勢設(shè)計出一個應(yīng)用於音頻之三角積分調(diào)變器，預(yù)期未來可以推動Class D輸出級，以實現(xiàn)高效率、高效能的D類放大器。1.2 三角積分調(diào)變器的特色與發(fā)展歷史這個技術(shù)在上世紀六十年代由Cutler提出並獲得專利，經(jīng)過Schultheiss、Spang、Richie、Candy等人的改進和分析，該技術(shù)已比較成熟。然而由於當時VLSI技術(shù)的局限，三角積分調(diào)變技術(shù)受限於其中占極

22、大比例的數(shù)位濾波器的實現(xiàn)，因此沒被廣泛地應(yīng)用。但隨著積體電路技術(shù)和數(shù)位訊號處理技術(shù)的進步，上世紀90年代以來，三角積分調(diào)變技術(shù)在很多領(lǐng)域中獲得了空前的發(fā)展和應(yīng)用。三角積分器調(diào)變技術(shù)概念的提出到目前的應(yīng)用已經(jīng)經(jīng)歷了50多年旳時間，於1952年，Jager提出Delta調(diào)變器，在調(diào)變器的前饋路徑中只有一個量化器，而在回饋路徑中包含了一個迴路濾波器，這樣信號和量化雜訊同時經(jīng)濾波後被回饋回來，最後輸出是經(jīng)過濾波後的信號和量化雜訊。1954年，Cutler最早提出利用回授來改善普通量化器的訊噪比(SNR)，這個概念是Delta轉(zhuǎn)換器和三角積分轉(zhuǎn)換器共有的一個基本概念。1962年，Yasuda和Murak

23、ami提出三角積分調(diào)變器，即在Delta調(diào)變器的前端加入迴路濾波器，並將其移入到Delta調(diào)變器的前饋路徑中。最簡單的迴路濾波器是一個積分器，這樣整個系統(tǒng)在前饋路徑中包含一個積分器以及一個一位量化器，在回饋路徑中包含一個DAC。由於這個系統(tǒng)包含了差值模組和積分模組，所以被稱為三角積分調(diào)變器。1977年，Ritchie提出了高階三角積分調(diào)變器，即在前饋路徑中將幾級積分器串聯(lián)，以增加迴路濾波器的階數(shù)，同時將輸出信號回授至調(diào)變器中每一個積分器輸入，以防止系統(tǒng)的不穩(wěn)定。1986年，Hayashi等提出了MASH(Multi-Stage Noise Shaping)，另一種設(shè)計穩(wěn)定的高階三角積分調(diào)變器的

24、方法：將幾級三角積分器串聯(lián)，前一級的量化雜訊作為下一級的輸入，通過對輸出的數(shù)位信號的處理來消除前一級的量化雜訊，最後只剩下最後一級的量化雜訊被調(diào)變後輸出。另一種改善三角積分調(diào)變器性能的方法是採用多位元量化器，但同時也要求在反饋路徑中使用多位元DAC2，但是多位元DAC的有限的線性度限制了整個ADC的線性度。1989年，Carley提出了用動態(tài)單元匹配來減少DAC的非線性影響。1990年，Leslie和Singh提出了使用一位元DAC和多位元ADC的結(jié)構(gòu)，這樣能同時達到很好的線性度和很低的量化雜訊。1987年，有很多學(xué)者提出帶通三角積分調(diào)變器3，就是將三角積分調(diào)變器的中心頻率調(diào)到非零頻率。近期，

25、帶通三角積分調(diào)變器開始成為研究的重點，因為它能在通訊方面提供有效的訊號處理。1.3 三角積分調(diào)變器運用於ADC與DAC簡介本論文主要的研究方向是以三角積分調(diào)變器將輸入的數(shù)位訊號調(diào)變成一位元的數(shù)位訊號，以便未來的應(yīng)用上能將調(diào)變後的一位元數(shù)位信號直接驅(qū)動全Class D的輸出級，而整個系統(tǒng)的整體功能跟三角積分調(diào)變器運用在DAC的觀念都是一樣的，所以下列將說明整個三角積分調(diào)變器運用於ADC與DAC的基本特性，首先說明三角積分類比/數(shù)位轉(zhuǎn)換器(Delta-Sigma A/D converter)4的部分，一個三角積分類比/數(shù)位轉(zhuǎn)換器包含三個部分，如圖1.2所示。圖 1.2 三角積分類比/數(shù)位轉(zhuǎn)換器第一

26、部份為反交疊濾波器(Anti-aliasing Filter)，其主要功能是預(yù)防頻譜上在訊號頻寬以外的雜訊，經(jīng)三角積分調(diào)變器取樣之後會疊接進入訊號頻寬內(nèi) 而影響到原訊號。第二部分為類比的三角積分調(diào)變器 (Delta-Sigma Modulator, DSM)，其中三角積分調(diào)變同時具有超取樣(Oversampling)和雜訊整型 (Noise Shaping) 的技術(shù)。第三部分為降頻濾波器 (Decimation Filter or Decimator)，其中降頻濾波器同時具有衰減高頻訊號的技術(shù)和降低取樣資料量，而且降頻濾波器的前級三角積分調(diào)變器為超取樣單一位元(Single Bit)串列輸出，

27、經(jīng)由降頻濾波器後轉(zhuǎn)變成用n-位元數(shù)位表示取樣到的數(shù)值，使得三角積分類比/數(shù)位轉(zhuǎn)換器能用較小的記憶體儲存取樣的數(shù)值 。在圖1.2的下面分別為三角積分類比/數(shù)位轉(zhuǎn)換器中反交疊濾波器輸出訊號、三角積分調(diào)變器輸出訊號和降頻濾波器輸出訊號的時域和頻域圖。接著說明三角積分數(shù)位/類比轉(zhuǎn)換器(Delta-Sigma D/A converter)的部分5，由於一個三角積分數(shù)位/類比轉(zhuǎn)換器包含四個部分，如圖1.3所示。第一部分為升頻濾波器(Interpolation Filter or Interpolator)，此升頻濾波器的主要功能有兩個，第一個是將輸入訊號的取樣頻率提昇至超取樣後的取樣頻率，第二個是衰減輸入

28、訊號經(jīng)由升頻所產(chǎn)生的映射(Image)的功能，並且保持輸入訊號在訊號頻寬內(nèi)不被衰減。第二部份為數(shù)位的三角積分調(diào)變器(Delta-Sigma Modulator, DSM)，其功能為降低訊號頻寬內(nèi)的雜訊能量，並將量化雜訊移至高頻處。第三部份為一位元的數(shù)位/類比轉(zhuǎn)換器(1-bit D/A converter)，將三角積分調(diào)變器輸出的1-bit數(shù)位電壓訊號輸入至1-bit D/A converter轉(zhuǎn)換成類比訊號。第四部份為平滑濾波器(Smoothing Filter)，其功能是將訊號頻寬外的雜訊濾除，進而還原訊號。在圖1.3的下面分別為三角積分數(shù)位/類比轉(zhuǎn)換器中升頻濾波器輸入訊號、升頻濾波器輸出訊

29、號、三角積分解調(diào)變器輸出訊號、一位元的數(shù)位/類比轉(zhuǎn)換器輸出訊號和平滑濾波器輸出訊號的時域和頻域圖。圖 1.3 三角積分數(shù)位/類比轉(zhuǎn)換器1.4 效能指標(Performance Metrics)衡量三角積分調(diào)變器的效能是否符合設(shè)計之規(guī)格，必須透過頻譜才能做分析6，如圖1.4, 一般在輸入的測試訊號為正弦波，然後再對輸出做快速傅利葉轉(zhuǎn)換，經(jīng)由頻譜之分析決定三角積分調(diào)變器之效能。圖 1.4 三角積分類調(diào)變器的性能測試圖式子1.11.5是根據(jù)圖1.5(a)、(b)所定義的幾種效能參數(shù)。訊號雜訊比:(1.1)訊號與雜訊及諧波失真比:(1.2)訊號與最大諧波失真比:SFDR=(1.3)有效位元數(shù):(1.4

30、)動態(tài)範圍:(1.5)圖 1.5 (a)頻譜分析圖 (b)動態(tài)效能圖1.5 論文組織本論文主要分為五個章節(jié)。第一章 緒論本章先介紹研究動機，並概述Codec的應(yīng)用、三角積分調(diào)變器的特色與發(fā)展歷史，然後再簡介三角積分調(diào)變器運如何運用於ADC與DAC，並介紹它的效能指標，最後再討論到論文的整體組織。第二章 三角積分調(diào)變器原理架構(gòu)於本章之中，一開始介紹取樣定理與量化誤差，然後引入超取樣(Oversampling)與雜訊整形(Noise Shaping)兩種於三角積分調(diào)變器之基礎(chǔ)概念，接下來並且詳細分析各種三角積分調(diào)變器架構(gòu)之差異與優(yōu)劣，其中包含了穩(wěn)定度的判斷法則與系統(tǒng)零極點優(yōu)化的原則。第三章 數(shù)位升

31、/降頻濾波器此章節(jié)主要是介紹如何運用數(shù)位濾波器做升、降頻，如何設(shè)計濾波器的截止頻率的位置，去濾掉升降頻後所產(chǎn)生的映射(Imaging)與疊頻(Aliasing)，最後再介紹常用的升/降頻濾波器的架構(gòu)與特色。第四章 系統(tǒng)模擬與電路實現(xiàn)、量測在此章將使用matlab來模擬整個系統(tǒng)的行為，然後再使用verilog硬體描述語言來實現(xiàn)電路，最後燒錄至FPGA做量測，並且驗證最後量測的結(jié)果與預(yù)期設(shè)計的規(guī)格是否符合。第五章 結(jié)論本章將對於模擬與量測結(jié)果進行探討，並對於日後之發(fā)展與方向做一檢討。第二章 三角積分調(diào)變器原架構(gòu)2.1 奎氏取樣與化誤差在設(shè)計三角積分調(diào)變器之前，有幾個重要的觀是必須瞭解的，奎氏取樣(

32、Nyquist Rate)與化誤差(Quantization Error)，另外再加上三角積分調(diào)變器最關(guān)鍵的項技術(shù)：超取樣(Oversampling)與雜訊整形(Noise shaping)，因為所有架構(gòu)的三角積分調(diào)變器，是基於這項技術(shù)發(fā)展出的。2.1.1 奎氏取樣(Nyquist Rate)在資料轉(zhuǎn)換器中，所輸入的比或數(shù)位訊號，通常必須經(jīng)取樣變成散時間的數(shù)位訊號後再做轉(zhuǎn)換，然而取樣頻(fs)與訊號基頻(fB)間之關(guān)係須遵循(2.1)式的奎氏取樣定，即取樣頻至少必須大於倍的信號基頻，如此信號才會有疊頻(Aliasing)現(xiàn)象發(fā)生，當取樣頻率剛好等於訊號基頻的兩倍時，便稱此取樣頻率為奎氏取樣。(

33、2.1)圖2.1(a)及2.1(b)為原始信號與取樣函之頻譜，由圖2.1(c)可知，當取樣頻大於倍的信號基頻時，取樣後的信號是沒有疊頻現(xiàn)象的，此信號可再經(jīng)由低通波器(Low Pass Filter)，將原始信號還原，而從圖2.1(e)中可以發(fā)現(xiàn)，當取樣頻小於倍的信號基頻時，取樣後的信號即產(chǎn)生疊頻現(xiàn)象7，而有疊頻現(xiàn)象的信號，是較難還原成原信號的。圖 2.1 (a)原始信號頻譜圖 (b)當fs2fb 之取樣函頻譜圖 (c)經(jīng)(b)取樣後之信號頻譜圖(d)當fs fo，(2.21)式可近似成：(2.22)在(2.4)式之相同條件下，可得PSNR：(2.23)由(2.23)式可知，在一階三角積分調(diào)變器

34、下，每增加一倍OSR，可增加9dB的PSNR，相當於增加1.5bit的解析，相較於只單有超取樣而缺少雜訊整形機制，使得OSR每增加一倍，PSNR卻只增加3dB的(2.9)式來說，(2.23)式提升少效能。2.3.2 二階三角積分調(diào)變器圖 2.10 二階三角積分調(diào)變器如圖2.10所示為二階三角積分調(diào)變器，是由個一階三角積分調(diào)變器串聯(lián)所組成的，其輸出函Y(z)為：(2.24)其中信號轉(zhuǎn)移函及雜訊轉(zhuǎn)移函為：(2.25)(2.26)同樣的如2.3.2 節(jié)的方法可求得：(2.27)且其信號基頻的化雜訊功為：(2.28)由(2.4)式可得PSNR如下式，最後我們得到一個結(jié)論，在二階的三角積分調(diào)變器下，每增

35、加一倍OSR可增加15dB的PSNR，相當於增加2.5bit的解析。 (2.29)2.3.3 高階三角積分調(diào)變器由上兩節(jié)可以得知，通過增加調(diào)變器的階數(shù)，可以進一步提高PSNR，所以對於一個一般型式的N階三角積分調(diào)變器來說，它的輸出函Y(z)為：(2.30)其雜訊轉(zhuǎn)移函為：(2.31)如同2.3.3 節(jié)的方法，最後可以得到：(2.32)其最大信號雜訊比為： (2.33)由(2.33)式可知，對於一個N階三角積分調(diào)變器，每增加一倍取樣，其訊雜比可增加(6N + 3)dB，相當於(N + 0.5)位元的解析，根據(jù)前面的分析，將一階到N階的三角積分調(diào)變器之最大訊雜比作一個比較，如表2.1，從表中可知，

36、愈高階的調(diào)變器，可以用較低的取樣達到相同的PSNR，因為它有較好的雜訊整形作用，所以在規(guī)格上為了要提高PSNR，通常會增加調(diào)變器的階數(shù)。表 2.1 各階三角積分調(diào)變器之SNR比較DSM 架構(gòu)SNR取樣率加倍(*2)一階二階N階2.4 高階三角積分器的問題提高三角積分調(diào)變器的階數(shù)，將會面臨穩(wěn)定度與輸入訊號振幅受限之問題，可以先從圖2.11直觀地分析穩(wěn)定度的問題，其實高階三角積分調(diào)變器的迴路濾波器就是採用有時間延遲的積分器，當訊號經(jīng)過越多級積分器，其時間延遲的越多，如果回授路徑之訊號無法在適當?shù)臅r間之內(nèi)進行相減，經(jīng)過某段時間後訊號不停累加，最後就會造成整體系統(tǒng)的不穩(wěn)定，而輸入訊號振幅受限的問題也是相同道理，當越大的輸入訊號經(jīng)過多級積分器，每一級的積分器輸出訊號也會越來越大，最後也有可能會讓系統(tǒng)發(fā)散。圖 2.11 高階三角積分調(diào)變器另外一種穩(wěn)定度分析方法是把高階三角積分調(diào)變器當成一個迴路濾波器，且搭配比較器線性的模型，可以引入如圖2.12之概念8，由於比較器是將訊號量化成兩個狀態(tài)，因此以K代表比較器量化前級