交通燈控制器的設(shè)計(jì)_第1頁(yè)
交通燈控制器的設(shè)計(jì)_第2頁(yè)
交通燈控制器的設(shè)計(jì)_第3頁(yè)
交通燈控制器的設(shè)計(jì)_第4頁(yè)
交通燈控制器的設(shè)計(jì)_第5頁(yè)
已閱讀5頁(yè),還剩5頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、EDA 實(shí)驗(yàn)報(bào)告、課程設(shè)計(jì)題目及要求十字路口交通燈題目:具體要求:設(shè)計(jì)一個(gè)十字路口的交通燈控制器,能顯示十字路口東西、南北兩個(gè)方向紅、黃、綠燈的指示狀態(tài)。用兩組紅、黃、綠三種顏色的燈分別作為東西、南北兩個(gè)方向紅、黃、綠等。變化規(guī)律為:東西綠燈亮,南北紅燈亮東西黃燈亮,南北紅燈亮東西紅燈亮,南北綠燈亮東西紅燈亮,南北黃燈亮東西綠燈亮,南北紅燈亮,這樣循環(huán)下去。南北方向每次通行時(shí)間為 45秒,東西方向每次通行時(shí)間為 45秒,要求兩條交叉道路上 的車(chē)輛交替運(yùn)行,時(shí)間可設(shè)置修改。綠燈轉(zhuǎn)為紅燈時(shí),要求黃燈先亮5秒鐘,才能變換運(yùn)行車(chē)道。并要求所有交通燈的狀態(tài)變化在時(shí)鐘脈沖上升沿處。二、實(shí)驗(yàn)編程環(huán)境Quar

2、tusII 8.0三、課程設(shè)計(jì)的詳細(xì)設(shè)計(jì)方案(一)、總體設(shè)計(jì)方案的描述1.1、 根據(jù)交通燈系統(tǒng)設(shè)計(jì)要求,可以用一個(gè)有限狀態(tài)機(jī)來(lái)實(shí)現(xiàn)這個(gè)交通燈控制器。首先根據(jù)功能要求,明確兩組交通燈的狀態(tài), 這兩組交通燈總共共有四種狀態(tài),我們用ST0, ST1,ST2, ST3來(lái)表示:St0表示東西路綠燈亮,南北路紅燈亮;St1表示東西路黃燈亮,南北路紅燈亮;St2表示東西路紅燈亮,南北路綠燈亮;St3表示東西路紅燈亮,南北路黃燈亮;1.2、 根據(jù)上述四種狀態(tài)描述列出的狀態(tài)轉(zhuǎn)換表表9-1交通燈控制器狀態(tài)轉(zhuǎn)換表當(dāng)前狀態(tài)下一狀態(tài)轉(zhuǎn)換條件St0St1主路綠燈亮了 40秒St1St2主路黃燈亮了 5秒St2St3主路綠

3、燈亮了 40秒St3St0支路黃燈亮了 5秒1.3、 根據(jù)狀態(tài)轉(zhuǎn)換表得到交通燈控制器的狀態(tài)轉(zhuǎn)移圖如圖所示。St0St3St1St2交通燈控制器的狀態(tài)轉(zhuǎn)移圖(二)各個(gè)模塊設(shè)計(jì)2.1、 控制器模塊控制器模塊示意圖其中,clk為時(shí)鐘信號(hào),時(shí)鐘上升沿有效。hold為緊急制動(dòng)信號(hào),低電平有效。ared,agreen,ayellow分別表示東西方向的紅燈,黃燈,綠燈顯示信號(hào),高電平有效。bred,bgreen,byellow分別表示南北方向的紅燈,黃燈,綠燈顯示信號(hào),高電平有效。用于控制紅綠黃燈的亮暗情況。2.2、 45秒倒計(jì)時(shí)計(jì)數(shù)器模塊m45CLKQL3.0ENQH3.0CROCinst245秒倒計(jì)時(shí)計(jì)

4、數(shù)器模塊示意圖其中,CLK為時(shí)鐘信號(hào),時(shí)鐘上升沿有效。EN為使能端,高電平有效。CR為緊急制動(dòng)信號(hào)低電平有效。QL3.0是計(jì)數(shù)低位。QH3.0是計(jì)數(shù)高位。用于45秒的倒計(jì)時(shí)計(jì)數(shù)。2.3、 7位譯碼器模塊7位譯碼器模塊示意圖其中dat3.0為要譯碼的信號(hào)。a,b,c,d,e,f,g為譯碼后的信號(hào)用于將45秒倒計(jì)時(shí)計(jì)數(shù)的信號(hào)譯碼成數(shù)碼管可以識(shí)別的信號(hào)。2.4、 50MHz 分頻器模塊50MHz分頻器模塊示意圖其中clk為50MHZ時(shí)鐘信號(hào),時(shí)鐘上升沿有效。輸出 clk_out為1HZ時(shí)鐘信號(hào),時(shí)鐘 上升沿有效。用于將50MHZ的時(shí)鐘信號(hào)轉(zhuǎn)變成 1HZ的時(shí)鐘信號(hào)。(三)結(jié)構(gòu)圖設(shè)計(jì) n.r二.:XIB

5、i:_. -:i -F H r-3山工:4 , tepcr- -r .nSHPW Pl(四)仿真電路時(shí)序仿真圖從圖中可看到首先進(jìn)入 st0狀態(tài),此時(shí)東西路綠燈亮, 南北路紅燈亮;計(jì)數(shù)器計(jì)數(shù)到40秒時(shí),交通燈控制器進(jìn)入st1狀態(tài),此時(shí)東西路黃燈亮,南北路紅燈亮;在 st1狀態(tài)計(jì)數(shù)器又開(kāi)始計(jì)數(shù),計(jì)數(shù)器計(jì)數(shù)到5秒后,交通燈控制器狀態(tài)進(jìn)入st2,此時(shí)東西路紅燈亮,南北路綠燈亮;在st2狀態(tài)計(jì)數(shù)器又開(kāi)始計(jì)數(shù),計(jì)數(shù)器計(jì)數(shù)到40秒后,交通燈控制器狀進(jìn)入st3狀態(tài),此時(shí)東西路紅燈亮,南北路綠燈亮;在st3狀態(tài)計(jì)數(shù)器又開(kāi)始計(jì)數(shù),計(jì)數(shù)器計(jì)數(shù)到5秒后,交通燈控制器狀態(tài)進(jìn)入 st0狀態(tài),此時(shí)東西路綠燈亮, 南北路紅燈

6、亮,如些循環(huán)反復(fù), 完成十字交通路口的紅綠燈控制。A0-G0,A1-G1分別為45到0的譯碼。(五)分配引腳為了對(duì)此工程進(jìn)行硬件測(cè)試,應(yīng)將編譯成功后的程序下載到目標(biāo)芯片上,并指定輸入輸出信號(hào)的管腳,以便添加激勵(lì)信號(hào)和測(cè)試輸出信號(hào)。在下載編譯成功的文件之前,需要制定器件的管腳,選擇 Assignments|Pins命令,在 隨后出現(xiàn)的下拉列表框中選擇對(duì)應(yīng)端口信號(hào)名的器件引腳號(hào),如下圖:IXRCufcOLtCuEal ft* r r-t i-QytiM.|iw|geBJ-JPTi”加JDukt PF_F 12口e.Jm/iiCmw:Wm, pwjR 即口FRJ113”3 mgEJH2x舊t卜7JI

7、13.SYi Si膽配用1bHI3.3=J_Hi| | M|.彼61刈T=7JUJ.Str_HiMi Kleihtns:ihw軋3 MEijn工y T*ij|hy4i打.徐ST Hl2.1IF Hkan加觸刈產(chǎn)小1_W15 v *ij下J I工仆陸班孫THl.Jl:,”派如利S7J版it1二I 1frs4I d FJMIlftMQ:九IMitj二步ijW. SArbJt;zfcfaiaMl:li(Hwn卜晚 Zq.mi:mMn :-q . rtaLiijpliifaiBMlKwrifl-bkWOWLrfaJljjflrtfaLMl二 二,“-Hegg2 bfinJ 闡噸W. tartaLih工

8、 MhJIJKMW_1(WMQ四、設(shè)計(jì)總結(jié)和心得通過(guò)此次EDA設(shè)計(jì),我系統(tǒng)性的學(xué)習(xí)了課本上相關(guān)的知識(shí),對(duì)課堂上的知識(shí)更加了解。通過(guò)認(rèn)真研究課本,使我對(duì)EDAg序設(shè)計(jì)有了一定思路;通過(guò)實(shí)驗(yàn)課的學(xué)習(xí),在程序的設(shè)計(jì), 程序的調(diào)試方面都學(xué)到了很多東西,在這幾天時(shí)間里,實(shí)驗(yàn)室的氛圍對(duì)我們的影響很大,大家一起努力,這也是我們能完成課設(shè)的動(dòng)力。其中在編程中也出現(xiàn)了很多的問(wèn)題,但通過(guò)老師和同學(xué)的幫助下,把問(wèn)題一一解決。其實(shí)只要我們自己認(rèn)真看書(shū),仔細(xì)分析,仔細(xì)調(diào)試,就一定會(huì)發(fā)下錯(cuò)誤,在以后的學(xué)習(xí)中,要理論聯(lián)系實(shí)際,把我們所學(xué)的理論知識(shí)用到實(shí)際當(dāng) 中,學(xué)習(xí)EDA更是如此,程序只有經(jīng)常的寫(xiě)與讀的過(guò)程中才能提高,這就

9、是我在這次課程設(shè)計(jì)中的最大收獲。五、源代碼控制器模塊:library ieee;use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;entity control isport(clk,hold:in std_logic;ared,agreen,ayellow,bred,bgreen,byellow:out std_logic); end control;architecture behavior of control is type state_type is (s0,s1,s2,s3,s4); signal current

10、_state,next_state : state_type;signal counter : std logic vector(6 downto 0);beginsynch : processbeginwait until clkevent and clk =1;if hold=0 thencounter=counter;elseif counter89 thencounter=counter+1;elsecounter0);end if;end if;end process;processbeginwait until clkevent and clk=1;current_stateif

11、hold=0 thennext_state=s4;elseif counter39 thennext_state=s0;elsenext_stateif hold=0 thennext_state=s4;elseif counter44 thennext_state=s1;elsenext_stateif hold=0 thennext_state=s4;elseif counter84 thennext_state=s2;elsenext_stateif hold=0 thennext_state=s4;elseif counter89 thennext_state=s3;elsenext_

12、stateif hold=0 thennext_state=s4;elseif counter39 thennext_state=s0;elsif counter44 then next_state=s1;elsif counter84 then next_state=s2;elsif counter89 then next_stateared=0;agreen=1;ayellow=0;bred=1;bgreen=0;byellowared=0;agreen=0;ayellow=1;bred=1;bgreen=0;byellowared=1;agreen=0;ayellow=0;bred=0;

13、bgreen=1;byellowared=1;agreen=0;ayellow=0;bred=0;bgreen=0;byellowared=1;agreen=0;ayellow=0;bred=1;bgreen=0;byellow=0;end case;end process;end behavior;45 秒倒計(jì)時(shí)計(jì)數(shù)器模塊:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity m45 isport(CLK:in std_logic;EN:in std_logic;CR:in std_lo

14、gic;QL,QH :out std_logic_vector(3 downto 0);OC:out std_logic);end m45;architecture behav of m45 issignal couL,couH:std_logic_vector(3 downto 0);beginprocess(CR,CLK,EN)beginif CR=0 thencouL=0000;couH=0000;elsif clkevent and clk=1 thenif EN=1 thenif(couL=0 and couH=0)then couL=0100;couH=0100;elsif cou

15、L=0 then couL=1001;couH=couH-1;elsecouL=couL-1;end if;end if;end if;end process;process(couL,couH)beginif(couL=0 and couH=0) thenOC=1;elseOC=0;end if;end process;QL=couL;QHtmptmptmptmptmptmptmptmptmptmptmptmptmptmptmptmpnull;end case;end process;a=tmp(6);b=tmp(5);c=tmp(4);d=tmp(3);e=tmp(2);f=tmp(1);g=tmp(0);end arc;50MHz分頻器模塊:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity devide isport(clk :in std_logic;clk_out :out std_logic);end devide;architect

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論