龍芯2號(hào)pc104plus處理器模塊設(shè)計(jì)

1、龍芯 2 號(hào) PC104 Plus 處理器模塊設(shè)計(jì)來源：電子技術(shù)應(yīng)用 作者：鄭為民時(shí)間:2009-07-26 13:16 來源: 作者:山東照明網(wǎng)編輯整理 點(diǎn)擊:6 次提示: 來源：電子技術(shù)應(yīng)用 作者：處理器模塊的設(shè)計(jì)方案。該方案以龍芯 2 號(hào)為鄭為民 摘要：介紹了基于龍芯 2 號(hào)的PC104 Plus，符合 PC104 Plus 總線規(guī)范，并針對(duì)模塊中電源設(shè)計(jì)、復(fù)住時(shí)序、時(shí)鐘電路及信號(hào)完整性等關(guān)鍵問題給出了相應(yīng)的解決方法?；谡航榻B了基于龍芯 2 號(hào)的PC104 Plus 處理器模塊的設(shè)計(jì)方案。該方案以龍芯 2 號(hào)為，符合 PC104Plus 總線規(guī)范，并針對(duì)模塊中電源設(shè)計(jì)、復(fù)住時(shí)序、時(shí)

2、鐘電路及信號(hào)完整性等關(guān)鍵問題給出了相應(yīng)的解決方法?；谠摲桨傅奶幚砥髂K已研制成功并應(yīng)用于一航空電子儀中。：龍芯 2 號(hào) PC104 Plus 總線計(jì)算機(jī)信號(hào)完整性PC104 Plus 標(biāo)準(zhǔn)由 IEEE 標(biāo)準(zhǔn)化組織于 1997 年制定，對(duì)原 PC104 標(biāo)準(zhǔn)進(jìn)行了擴(kuò)展。PC104 Plus 總線由兩部分組成，分別與 PCI 總線和 ISA 總線完全兼容。該標(biāo)準(zhǔn)制定了一種體積小、功耗低、連接靈活的總線規(guī)范。由于其具有超小型、高集成度、高可靠性等特點(diǎn)，目前已被廣泛應(yīng)用于工業(yè)控制、航空航天、軍事等領(lǐng)域中。龍芯 2 號(hào)是中國芯 2C （Godson 2計(jì)算技術(shù)研發(fā)的國內(nèi)首款 64 位高性能通用 CPU

3、，已經(jīng)批量生產(chǎn)的龍U 經(jīng)實(shí)測性能達(dá)到了奔騰 3 系列 500MHz 水平?；邶埿?2 號(hào)設(shè)計(jì)相應(yīng)的 PC104Plus 處理器模塊，將填補(bǔ)我國通用處理器在 PCI04 Plus 產(chǎn)品領(lǐng)域的空白，為國產(chǎn)通用處理器的應(yīng)用提供一個(gè)新的途徑。對(duì)比市場上基于 x86 體系結(jié)構(gòu)的對(duì)應(yīng)產(chǎn)品，龍芯 2 號(hào)由于采用了 RISC 體系結(jié)構(gòu)，具有高性能、低功耗等特點(diǎn)，因此基于龍芯 2 號(hào)的 PC104 Plus 處理器模塊將有很大的優(yōu)勢和很高的性價(jià)比。1 系統(tǒng)設(shè)計(jì)PC104 Plus 處理器模塊是一個(gè)小型化但功能完整的 CPU 主板系統(tǒng)，在設(shè)計(jì)時(shí)必須為龍芯 2 號(hào)選擇相應(yīng)的北橋和南橋等配套。龍芯 2 號(hào)采用了工業(yè)

4、標(biāo)準(zhǔn)的 64 位 SYSAD 系統(tǒng)總線接口，因此相應(yīng)地選用了 Marvell 公司的 GT64240A 作為 JPC104 Plus 處理器模塊中龍芯 2 號(hào)的配套北橋。在系統(tǒng)中，南橋采用了el 的 82371，該通過 PCI 總線與系統(tǒng)北橋相連接，可提供兩個(gè) IDE 接口、兩個(gè) USB 接口并對(duì)外提供 ISA 總線接口。SUPERIO系統(tǒng)完整的結(jié)構(gòu)圖如圖 1 所示。的W83977，通過 ISA 總線與南橋連接。選用了從圖 l 中可以看出龍芯 2 號(hào)與北橋直接用SYSAD64 總線連接，并從北橋的SDRAM 接口擴(kuò)展了一個(gè)SODIMM 槽，可直接使用市場上的筆記本內(nèi)存條。方便用戶進(jìn)行內(nèi)存升級(jí)和

5、更換，最大可支持到 256M。BIOS 啟動(dòng)電路從北橋的 32 位 DEVICE 口擴(kuò)展，可支持 8 位 F1lASH 或 EEPROM 為 BIOS 啟動(dòng)。GT64240 支持兩個(gè) PCI 口，在設(shè)計(jì)中采用了 PCI0 連接系統(tǒng)南橋。PCI 1 連接到 PCI Plus 插座，用于擴(kuò)展其他 PCl04 Plus 模塊。南橋和 superIO 提供了系統(tǒng)的外設(shè)接口，并同時(shí)將 ISA 總線擴(kuò)展到 PC104插座。為了提高系統(tǒng)的可靠性，通過北橋的 MPP 端口(多功能口)擴(kuò)展了看門狗電路和揚(yáng)聲器電路，可用于系統(tǒng)恢復(fù)和。2PC104 Plus 系統(tǒng)通常用于對(duì)應(yīng)用空間有較高要求的環(huán)境或工業(yè)、野外等惡劣

6、環(huán)境中，因此要求模塊體積小并且可靠性高。以下對(duì)系統(tǒng)設(shè)計(jì)中的進(jìn)行闡述。21 電源方案設(shè)計(jì)電源是整個(gè)系統(tǒng)的關(guān)鍵，電源的性能在很大程度上將直接影響系統(tǒng)的可靠運(yùn)行。實(shí)踐經(jīng)驗(yàn)表明，在工業(yè)控制計(jì)算機(jī)因外部干擾引起的故障中，80以上都是因?yàn)殡娫吹脑虍a(chǎn)生的。在本系統(tǒng)中采用單-5V 電源供電，可避免由多電壓供電帶來的潛在不穩(wěn)定性，其設(shè)計(jì)示意圖如圖 2 所示。其中，1.8V 提供給 CPU 和北橋所需的 core 電壓。3.3V 為 VIO 電壓以及 sdram 等電路的供電電壓。為提高系統(tǒng)的可靠性，接在 5V 電源上的 TVS3.3V 和 1.8V 電源的掉電保護(hù)。實(shí)現(xiàn)電路過壓保護(hù)，而由二極管組成的電路可提供

7、對(duì)為實(shí)現(xiàn)板上 DC-DC 的轉(zhuǎn)換，可考慮采用 LDO 線性轉(zhuǎn)換電源或開關(guān)電源。LDO 成本遠(yuǎn)低于開關(guān)電源,但發(fā)熱量大，使用時(shí)需要較大的散熱面積，很難滿足 PCl04 主板的散熱和工業(yè)工作環(huán)境溫度的要求。因此本設(shè)計(jì)采用了 TI 公司的非集成開關(guān)電源產(chǎn)品，該電源能正常工作在-4085，占用空間小，可直接焊在 PCB 上使用。另外，由于為集成的產(chǎn)品，免除了用戶的調(diào)試,可靠性高，非常適合于應(yīng)用，但成本相對(duì)較高。22 復(fù)位電路GT64240 北橋缺少對(duì)龍芯 2 號(hào) CPU 進(jìn)行復(fù)位的功能支持，在配套使用時(shí)需設(shè)計(jì) CPU 復(fù)位電路。同時(shí)由于在系統(tǒng)中采用了不同廠家的，因此確定 CPU 及各個(gè)之間的復(fù)位順序也

8、是一個(gè)很關(guān)鍵的問題，復(fù)位順序不正確將導(dǎo)致系統(tǒng)不能正常工作。龍芯 2 號(hào)的復(fù)位時(shí)序如圖 3 所示。為保證時(shí)鐘的穩(wěn)定性，應(yīng)使 V(CPU IO 電壓)穩(wěn)定在 3V 以上至少 lOOms 后，再由復(fù)位電路向 CPU 發(fā)出VccOK 信號(hào)，此后確保冷復(fù)位信號(hào)(ColdReset*)至少持續(xù) 64K 個(gè)系統(tǒng)時(shí)鐘周期，而軟復(fù)位信號(hào)(Reset*)應(yīng)在冷復(fù)位信號(hào)無效后至少 64 個(gè)系統(tǒng)時(shí)鐘周期后置為無效。這樣可確保 CPU 能進(jìn)入正常工作狀態(tài)。為了保證 CPU 正常的上電復(fù)位時(shí)序和各個(gè)系統(tǒng)之間的復(fù)位順序，設(shè)計(jì)了如圖 4 所示的系統(tǒng)復(fù)位電路。該系統(tǒng)的為-EPLD 器件 EPM7128。電源max708 在檢測

9、到輸入電壓 V穩(wěn)定時(shí)給出200ms 左右的VOK 信號(hào)，滿足系統(tǒng)時(shí)鐘穩(wěn)定所需要的至少 lOOms 的時(shí)間。EPLD 片內(nèi)邏輯電路檢測到 VOK 信號(hào)后，內(nèi)部計(jì)時(shí)電路開始工作，準(zhǔn)確地給出 CPU 和所有系統(tǒng)的復(fù)位信號(hào)。該方案對(duì)系統(tǒng)所有的復(fù)位信號(hào)管理，能確保所有復(fù)位信號(hào)的正確順序。EPLD 的可重復(fù)編程性可方便后期調(diào)試和調(diào)整，具有很強(qiáng)的靈活性。片內(nèi)多余的邏輯可用于系統(tǒng)所需的簡單邏輯器件，避免了采用過多的分立邏輯器件，在提高系統(tǒng)可靠性的同時(shí)節(jié)省了 PCB 空間。23 時(shí)鐘電路及信號(hào)完整性龍芯 2 號(hào)和 GT64240 北橋最高工作外頻可達(dá) 133MHz。為了達(dá)到這個(gè)要求，純凈、穩(wěn)定的時(shí)鐘設(shè)計(jì)以及對(duì)關(guān)

10、鍵的高速信號(hào)進(jìn)行信號(hào)完整性分析是保證整個(gè)系統(tǒng)可靠工作的前提。為提高時(shí)鐘電路的穩(wěn)定性，通過仿真確定了系統(tǒng)各時(shí)鐘特性阻抗和端接方式，并通過在布線時(shí)控制相關(guān)時(shí)鐘信號(hào)嚴(yán)格等長來控制傳輸延遲。圖 5 所示是采用源端匹配方式、驅(qū)動(dòng)信號(hào)為 133M Plus 信號(hào)、板級(jí)時(shí)鐘阻抗為 50時(shí)掃描匹配電阻從 20D70、步進(jìn)為 5時(shí)的反射仿真波形。從圖中可以看出，所有時(shí)鐘波形信號(hào)都滿足單調(diào)性，但在某些區(qū)域有較大的過沖。限定過沖在 300mV 以內(nèi)，匹配電阻值應(yīng)在 40-55之間，具體可由實(shí)際也可對(duì) EMI、串?dāng)_進(jìn)行仿真。決定。仿真工具采用的是 Cademe 的 PCB SI。用該工具同時(shí)除時(shí)鐘信號(hào)外，對(duì)所有信號(hào)也

11、進(jìn)行了分析，確定了 sysad 總線和 sdram 總線等信號(hào)為系統(tǒng)的關(guān)鍵高速信號(hào)。對(duì)這些關(guān)鍵信號(hào)，由于板級(jí)布線密度很大，必須考慮串?dāng)_、過沖等可能發(fā)生的信號(hào)完整性問題。這里采取了先期約束布線機(jī)制，針對(duì)不同的信號(hào)制定了相應(yīng)的布線規(guī)范，包括等長信號(hào)組、布線間距、最大最小布線長度等。后期通過提取實(shí)際布線的拓?fù)浣Y(jié)構(gòu)進(jìn)行仿真，根據(jù)仿真結(jié)果進(jìn)行布線調(diào)整。后期的調(diào)試證明了這種方法的可行性。由于充分考慮到設(shè)計(jì)中的各個(gè)關(guān)鍵環(huán)節(jié)，基于龍芯 2 號(hào)處理器的 PC104 Plus 處理器模塊投板并調(diào)試成功。經(jīng)過實(shí)際測試，能穩(wěn)定運(yùn)行計(jì)算所為龍芯 2 號(hào)移植的 Linux 操作系統(tǒng)和相關(guān)的測試程序中，并達(dá)到系統(tǒng)設(shè)計(jì)的各項(xiàng)

12、預(yù)期目標(biāo)現(xiàn)已成功應(yīng)用于一航空電子儀中。經(jīng)過實(shí)際應(yīng)用表明，該處理器模塊運(yùn)行可靠，可推廣應(yīng)用本篇文章來源于| HYPERLINK http:/w/ http:/w山東照明網(wǎng)原文：/html/zhaomingbaike/dianzijishu/2009/0726/53765.html+ARM 發(fā)布其最低功耗微處理架構(gòu)2009-02-24 00:02:42 8904 人閱讀 作者：plusStar 編輯：Zzyq 我要爆料英國 ARM 公司于 2009 年 2 月 23 日發(fā)布是其最新的低功耗微處理器架構(gòu)Cortex M0，Cortex M0 是目前 ARM 旗下 RISC 處理器架構(gòu)體系中最小、每瓦

13、計(jì)算效率最高、最節(jié)能的，它的出現(xiàn)讓許多目前仍在使用 8 位單片機(jī)自動(dòng)控制設(shè)備或者智能家電在成本不增加的情況下升級(jí)到 32 位處理器的性能并降低功耗。Cortex M0 處理器架構(gòu)用 12000 個(gè)門電路實(shí)現(xiàn)了 Thumb RISC 指令集支持、速的級(jí)聯(lián)向量中斷控制和深度節(jié)能的睡眠控制。從 ARM 公布的數(shù)據(jù)看，其實(shí)現(xiàn)了 0.085mW/MHz 的超低功耗和 0.90 DMIPS/mW的每瓦計(jì)算效率。Cortex M0 處理器架構(gòu)的簡單高效使其能方便地集成到模擬設(shè)備和混合信號(hào)處理設(shè)備中，這也讓 ARM體系得以進(jìn)入超低功耗應(yīng)用領(lǐng)域和片上系統(tǒng)領(lǐng)域中，尤其是：-體內(nèi)醫(yī)療設(shè)備電子測量智能燈控?cái)?shù)字模擬混合

14、傳感器復(fù)雜電機(jī)控制控制器支持復(fù)雜協(xié)議的傳輸控制器Cortex M0 架構(gòu)可以由第制造商在其產(chǎn)品上實(shí)現(xiàn)，或者通過 FPGA 等通用可編程邏輯門元件軟件實(shí)現(xiàn)，這可以幫助軟硬件開發(fā)者將這種先進(jìn)的 RISC 架構(gòu)方便地集成到他們的設(shè)計(jì)中。Cortex M0 與先前發(fā)布的 M1 M3 R4 R4F A8 A9 A9-MultiCore 一起了從電子手表控制到 Netbook處理的完整Cortex 產(chǎn)品線，也許未來十年，生活在一個(gè) Cortex 無處不在的智慧地球中?，F(xiàn)在，可能更感的是以 ARM 架構(gòu)為代表的 RISC 體系是否會(huì)在可以預(yù)見的將來侵入一直由 x86 架構(gòu)把守的 CISC 市場+無與倫比的性

15、能，2GHz 標(biāo)準(zhǔn)操作可提供 TSMC 40G 硬宏實(shí)現(xiàn)與高性能計(jì)算消耗的功率相比，ARM Cortex-A9 處理器可提供功率更低的卓越功能，其中包括：Cortex-A9 MPCore 多核處理器Cortex-A9 MPCore 多核處理器集成了經(jīng)驗(yàn)證非常成功的 ARM MPCore 技術(shù)以及增強(qiáng)功能，以此簡化了多核解決方案，并使其應(yīng)用范圍得到擴(kuò)展。Cortex-A9 MPCore 處理器可提供史無前例的可擴(kuò)展的最高性能，同時(shí)還支持靈活設(shè)計(jì)和新功能，從而進(jìn)一步降低和控制處理器和系統(tǒng)級(jí)的能耗。借助 Cortex-A9 MPCore 處理器的定向?qū)崿F(xiàn)，移動(dòng)設(shè)備的最高性能還可在現(xiàn)在的解決方案的基礎(chǔ)

16、上不斷提高，具體方法是：利用設(shè)計(jì)靈活性和 ARM MPCore技術(shù)提供的高級(jí)功率管理技術(shù)，在散熱受限以及移動(dòng)電源預(yù)算緊張的情況下維持運(yùn)行。使用可伸縮的最高性能，該處理器可超過現(xiàn)今類似的高性能設(shè)備的性能，并可在拓寬市場Cortex-A9 簡介Cortex-A9 是性能最高的 ARM 處理器，可實(shí)現(xiàn)受到廣泛支持的 ARMv7 體系結(jié)構(gòu)的豐富功能。Cortex-A9 處理器的設(shè)計(jì)旨在打造最先進(jìn)的、高效率的、長度動(dòng)態(tài)可變的、多指令執(zhí)行超標(biāo)量體系結(jié)構(gòu)，提供采用亂序猜測方式執(zhí)行的 8 階段管道處理器，憑借范圍廣泛的消費(fèi)類、網(wǎng)絡(luò)、企業(yè)和移動(dòng)應(yīng)用中的前沿產(chǎn)品所需的功能，它可以提供史無前例的高性能和高能效。Co

17、rtex-A9 微體系結(jié)構(gòu)既可用于可伸縮的多核處理器（Cortex-A9 MPCore 多核處理器），也可用于更傳統(tǒng)的處理器（Cortex-A9 單核處理器）?？缮炜s的多核處理器和單核處理器支持 16、32 或 64KB 4 路關(guān)聯(lián)的 L1 高速緩存配置，對(duì)于可選的 L2 高速緩存控制器，最多支持 8MB 的 L2 高速緩存配置，它們具有極高的靈活性，均適用于特定應(yīng)用領(lǐng)域和市場。Cortex-A9 白皮書通過提高性能、降低功耗來提高能效；提高最高性能，滿足要求更高的應(yīng)用需求；能夠在多個(gè)設(shè)備之間共享工具投資；應(yīng)用通過共享以下常見需求，Cortex-A9 處理器可提供滿足各種不同市場應(yīng)用需求的可擴(kuò)

18、展解決方案，包括移動(dòng)以及高性能的消費(fèi)類產(chǎn)品和企業(yè)產(chǎn)品：以低功耗為目標(biāo)的單核實(shí)現(xiàn)，面向成本敏感型設(shè)備利用高級(jí) MPCore 技術(shù)，最多可擴(kuò)展為 4 個(gè)一致的內(nèi)核可選 NEON和/或浮點(diǎn)處理引擎Cortex-A9 MPCore 多核處理器的基礎(chǔ)上進(jìn)行穩(wěn)定的軟件投資。Cortex-A9 單核處理器Cortex-A9 處理器提供了史無前例的高性能和高能效，從而使其成為需要在低功耗、成本敏感、基于單核處理器的設(shè)備中提供高性能的所有設(shè)計(jì)的理想解決方案。使用便利的可流和 IP 成品，Cortex-A9 處理器可為基于 ARM11 處理器的現(xiàn)有設(shè)計(jì)提供理想的升級(jí)途 徑，這類設(shè)計(jì)需要在相似的硅成本和電源預(yù)算基礎(chǔ)上提供更高的性能和更高級(jí)別的能效，同時(shí)使軟件環(huán)境保持兼容。Cortex-A9 單核處理器為獨(dú)立指令和數(shù)據(jù)事務(wù)提供了雙重、低延遲、 Harvard 64 位 AMBA 3 AXI 主接口，在內(nèi)存的緩存區(qū)域之間數(shù)據(jù)時(shí)，它能夠維持每五個(gè)處理器周期執(zhí)行四次雙字寫入。Cortex-A9 的 TSMC 40G 硬宏實(shí)現(xiàn)除了單核和多核軟宏外，常用的雙核配