微型計(jì)算機(jī)原理與接口技術(shù)[1]

1、第6章 存儲(chǔ)器 6.1 概述6.1.1 存儲(chǔ)器的分類 按信息存儲(chǔ)方式，半導(dǎo)體存儲(chǔ)器可分為隨機(jī)存取存儲(chǔ)器RAM和只讀存儲(chǔ)器ROM。1）隨機(jī)存取存儲(chǔ)器RAM計(jì)算機(jī)在運(yùn)行期間，這種存儲(chǔ)器中的信息可隨時(shí)讀出或?qū)懭搿?）只讀存儲(chǔ)器ROM機(jī)器運(yùn)行期間其信息只能讀出不能寫(xiě)入。根據(jù)信息寫(xiě)入的方式，常用的ROM類型有：掩膜式ROM、可編程ROM、可擦除PROM、電可擦除PROM、快速整體電擦除微型計(jì)算機(jī)原理與接口技術(shù)1雙極型RAM 隨機(jī)存取存儲(chǔ)器 靜態(tài)RAM （RAM） MOS型RAM半導(dǎo)體動(dòng)態(tài)RAM存儲(chǔ)體 掩膜式ROM 可編程（PROM）只讀存儲(chǔ)器 紫外線可擦除PROM（EPROM） （ROM） 電可擦除PR

2、OM（E2PROM） 閃速存儲(chǔ)器FLASH MEMORY 圖6-1 半導(dǎo)體存儲(chǔ)器的分類微型計(jì)算機(jī)原理與接口技術(shù)16.1.2 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)1、存儲(chǔ)容量2、存取速度 內(nèi)存儲(chǔ)器的存取速度一般用最大存取時(shí)間或存取周期來(lái)描述。3、功耗 半導(dǎo)體存儲(chǔ)器的功耗包括“維持功耗”和“操作功耗”。4、可靠性 可靠性一般是指存儲(chǔ)器抗外界電磁場(chǎng)、溫度等因素變化干擾的能力。5、價(jià)格微型計(jì)算機(jī)原理與接口技術(shù)16.2 隨機(jī)存取存儲(chǔ)器RAM包括靜態(tài)RAM和動(dòng)態(tài)RAM6.2.1 半導(dǎo)體存儲(chǔ)器一般結(jié)構(gòu)及組成圖6-2 隨機(jī)存儲(chǔ)器結(jié)構(gòu)示意框圖 微型計(jì)算機(jī)原理與接口技術(shù)11、存儲(chǔ)矩陣基本電路能夠寄存二進(jìn)制信息的電路存儲(chǔ)體基本電

3、路的集合體2、地址譯碼器（1）單譯碼方式 圖6-3 單譯碼方式的存儲(chǔ)器結(jié)構(gòu)示意圖 微型計(jì)算機(jī)原理與接口技術(shù)1（2）雙譯碼方式 圖6-4 雙譯碼方式的存儲(chǔ)器結(jié)構(gòu)示意圖 微型計(jì)算機(jī)原理與接口技術(shù)13、存儲(chǔ)器控制電路讀寫(xiě)控制信號(hào)有以下幾種表示方法： 1）OD( Output Disable ) 輸出禁止引線端。高 2）OE(Output Disable) 輸出開(kāi)放引線端。 3）R/W（Read/Write）讀/寫(xiě)控制引線端。 4）WE寫(xiě)開(kāi)放引線端，低電平有效時(shí)，數(shù)據(jù)總線上的數(shù)據(jù)被寫(xiě)入被尋址的單元。4、三態(tài)雙向緩沖器 微型計(jì)算機(jī)原理與接口技術(shù)16.2.2 靜態(tài)RAM1、靜態(tài)基本存儲(chǔ)單元電路（1）NMO

4、S靜態(tài)基本存儲(chǔ)電路1）NMOS靜態(tài)基本存儲(chǔ)電路的組成 圖6-5 NMOS靜態(tài)基本存儲(chǔ)電路 微型計(jì)算機(jī)原理與接口技術(shù)12）NMOS靜態(tài)基本存儲(chǔ)電路的工作過(guò)程 靜止?fàn)顟B(tài) 讀出操作 寫(xiě)入操作 （2）CMOS靜態(tài)基本存儲(chǔ)電路1）CMOS靜態(tài)基本存儲(chǔ)電路的組成微型計(jì)算機(jī)原理與接口技術(shù)12）CMOS靜態(tài)基本存儲(chǔ)電路工作過(guò)程圖6-6 COMS基本存儲(chǔ)電路微型計(jì)算機(jī)原理與接口技術(shù)12、靜態(tài)RAM的電路結(jié)構(gòu) 圖6-7 靜態(tài)RAM芯片的結(jié)構(gòu)示意圖微型計(jì)算機(jī)原理與接口技術(shù)13、靜態(tài)RAM芯片舉例工作方式讀LHL寫(xiě)LLH為選通HXX表6-1 6116的控制方式功能表微型計(jì)算機(jī)原理與接口技術(shù)1圖6-8 HM6116的引

5、腳排列及邏輯符號(hào) 微型計(jì)算機(jī)原理與接口技術(shù)16.2.3 動(dòng)態(tài)RAM1、動(dòng)態(tài)基本存儲(chǔ)電路（1）動(dòng)態(tài)基本存儲(chǔ)電路的基本組成行選線列選線Q1Q2C1C2圖 6-9 動(dòng)態(tài)基本存儲(chǔ)電路（2）動(dòng)態(tài)基本存儲(chǔ)電路的操作過(guò)程微型計(jì)算機(jī)原理與接口技術(shù)12、動(dòng)態(tài)存儲(chǔ)器芯片舉例微型計(jì)算機(jī)原理與接口技術(shù)1圖6-10 2164引腳排列、內(nèi)部結(jié)構(gòu) 微型計(jì)算機(jī)原理與接口技術(shù)13、動(dòng)態(tài)存儲(chǔ)器的刷新方式CPU利用刷新周期進(jìn)行刷新操作，刷新周期往往與讀/寫(xiě)周期相等。根據(jù)刷新周期時(shí)間的不同，通常有三種刷新方式：（1）定時(shí)集中刷新方式（2）非同步的刷新方式（3）同步刷新方式4、同步刷新方式實(shí)例 微型計(jì)算機(jī)原理與接口技術(shù)16.2.4 R

6、AM存儲(chǔ)容量的擴(kuò)展方法1、位擴(kuò)展方式2、字?jǐn)U展方式圖6-11 位擴(kuò)展方式連接方式微型計(jì)算機(jī)原理與接口技術(shù)13、字位擴(kuò)展方式 圖6-12 字?jǐn)U充連接方式微型計(jì)算機(jī)原理與接口技術(shù)16.2.5 RAM存儲(chǔ)器與CPU的連接 圖6-13 用2114芯片組組成4096 8存儲(chǔ)器 微型計(jì)算機(jī)原理與接口技術(shù)11、數(shù)據(jù)總線的連接 2、地址總線的連接3、控制總線的連接MEMWWRM/IOMEMRRD圖6-14 存儲(chǔ)器讀/寫(xiě)控制邏輯微型計(jì)算機(jī)原理與接口技術(shù)16.3 只讀存儲(chǔ)器ROM6.3.1 只讀存儲(chǔ)器的結(jié)構(gòu)圖6-15 ROM的結(jié)構(gòu)框圖微型計(jì)算機(jī)原理與接口技術(shù)1圖6-16 161位的陣列 微型計(jì)算機(jī)原理與接口技術(shù)1

7、6.3.2 只讀存儲(chǔ)器的分類 只讀存儲(chǔ)器ROM常分為下列三種：1、掩膜式ROM2、現(xiàn)場(chǎng)編程ROM3、可改寫(xiě)的PROM6.3.3 PROM基本存儲(chǔ)電路圖6-17 熔絲式PROM基本存儲(chǔ)電路 微型計(jì)算機(jī)原理與接口技術(shù)16.3.4 典型PROM芯片表6-18 2764引腳與其他型號(hào)對(duì)應(yīng)關(guān)系微型計(jì)算機(jī)原理與接口技術(shù)1圖6-19 2864A引腳 微型計(jì)算機(jī)原理與接口技術(shù)16.4 高速緩存存儲(chǔ)器Cache 6.4.1 Cache存儲(chǔ)器原理1、原理 2、Cache的命中率6.4.2 Cache存儲(chǔ)器組織1、地址映像 圖6-20 Cache的基本結(jié)構(gòu) 微型計(jì)算機(jī)原理與接口技術(shù)1（1）直接映像圖6-21 直接映

8、像的Cache組織 微型計(jì)算機(jī)原理與接口技術(shù)1（2）全相聯(lián)映像圖6-22 全相聯(lián)映像的Cache組織 微型計(jì)算機(jī)原理與接口技術(shù)1（3）組相聯(lián)映像 圖6-23 組相聯(lián)映像的Cache組織 微型計(jì)算機(jī)原理與接口技術(shù)12、替換算法(1) 先進(jìn)先出算法（FIFO）(2) 近期最少使用算法（LRU）(3) 隨機(jī)替換法（RAND )6.5 存儲(chǔ)器系統(tǒng)與CPU系統(tǒng)連接實(shí)例6.5.1 EPROM、RAM子系統(tǒng)與CPU主系統(tǒng)的連接微型計(jì)算機(jī)原理與接口技術(shù)1圖6-24 EPROM、RAM組成的8位存儲(chǔ)器子系統(tǒng) 微型計(jì)算機(jī)原理與接口技術(shù)16.5.2 8086CPU的最小模式與靜態(tài)RAM的連接 圖6-25 最小模式連接的靜態(tài)RAM存儲(chǔ)器 微型計(jì)算機(jī)原理與接口技術(shù)16.5.3 存儲(chǔ)器芯片同CPU連接時(shí)要注意的問(wèn)題 存儲(chǔ)器的地址分配和片選問(wèn)題； 控制信號(hào)的連接問(wèn)題； CPU總線的負(fù)載能力問(wèn)