微機(jī)原理與接口技術(shù)14微處理器

1、Intel8086/80881. 8086/8088的功能結(jié)構(gòu) 8086是一種單片微處理器芯片，內(nèi)外部數(shù)據(jù)總線16位（ 8088內(nèi)部數(shù)據(jù)總線16位，外部數(shù)據(jù)總線8位）對(duì)外40條引腳，主時(shí)鐘5MHz、 8MHz、10MHz等。20條地址引腳，直接尋址220 =1MByte，可訪問(wèn)64K個(gè)I/O微機(jī)原理與接口技術(shù)14微處理器8086 CPU按功能可分為兩大部分： 一部分為BIU（BUS Interface Unit） 專門(mén)負(fù)責(zé)取指令和存取操作數(shù)。它與BUS打交道。 一部分為EU（Execution Unit） 專門(mén)負(fù)責(zé)分析指令與執(zhí)行指令。它不與系統(tǒng)BUS打交道。微機(jī)原理與接口技術(shù)14微處理器微機(jī)原

2、理與接口技術(shù)14微處理器1.EU EU單元負(fù)責(zé)指令的執(zhí)行，由算術(shù)邏輯單元ALU、標(biāo)志寄存器F、通用寄存器及EU控制器等組成，主要進(jìn)行16位的各種運(yùn)算及有效地址的計(jì)算。EU不與計(jì)算機(jī)系統(tǒng)總線(外部總線)相關(guān)，而從BIU中的指令隊(duì)列取得指令。這個(gè)指令隊(duì)列中，存放著B(niǎo)IU預(yù)先由存儲(chǔ)器中取出的若干個(gè)字節(jié)的指令(8088為4個(gè)字節(jié)，8086為6個(gè)字節(jié)長(zhǎng)隊(duì)列)。微機(jī)原理與接口技術(shù)14微處理器1)執(zhí)行單元EU數(shù)據(jù)寄存器 AX、BX、CX、DX專用寄存器 SP、BP、SI、DI標(biāo)志寄存FLAG算數(shù)邏輯部件 ALUEU控制邏輯單元執(zhí)行部分控制電路ALU標(biāo)志寄存器 AH AL BH BLCH CL DH DL S

3、P BP SI DI通用寄存器執(zhí)行部件 （EU)16位8位微機(jī)原理與接口技術(shù)14微處理器8088CPU的內(nèi)部寄存器 8088CPU內(nèi)部共有14個(gè)16位的寄存器，其中包括4個(gè)16位的數(shù)據(jù)寄存器AX、BX、CX、DX；2個(gè)16位的指針寄存器SP、BP；2個(gè)16位的變址寄存器SI、DI；2個(gè)16位的控制寄存器IP、F及4個(gè)16位的段寄存器CS、DS、ES、SS，如圖2.1所示。微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器 1.通用寄存器組 通用寄存器組包括4個(gè)數(shù)據(jù)寄存器AX、BX、CX、DX；2個(gè)指針寄存器SP、BP及2個(gè)變址寄存器SI、DI。 4個(gè)數(shù)據(jù)寄存器用來(lái)存放16位數(shù)據(jù)，也可

4、以將每個(gè)數(shù)據(jù)寄存器分為2個(gè)8位的寄存器，用于存放8位數(shù)據(jù)。此時(shí)，AX可分為AH及AL；BX可分為BH及BL；CX分為CH及CL；DX分為DH及DL，它們可作為8位寄存器單獨(dú)使用。這樣既可以進(jìn)行16位的算術(shù)運(yùn)算和邏輯運(yùn)算，也可以進(jìn)行8位的算術(shù)運(yùn)算和邏輯運(yùn)算，這是8088指令系統(tǒng)的一個(gè)特點(diǎn)。 微機(jī)原理與接口技術(shù)14微處理器 兩個(gè)指針寄存器中的SP是堆棧指針寄存器，它和堆棧段寄存器一起就可以確定堆棧在內(nèi)存中的位置。BP是基數(shù)指針寄存器，通常用來(lái)存放基地址，使得8088的尋址更加靈活。 兩個(gè)變址寄存器：SI是源變址寄存器，DI是目的變址寄存器，均用于指令的變址尋址。SI通常指向源操作數(shù)，而DI通常指向

5、目的操作數(shù)。微機(jī)原理與接口技術(shù)14微處理器不僅4個(gè)數(shù)據(jù)寄存器可以任意參加算術(shù)運(yùn)算和邏輯運(yùn)算，而且BP，SP，SI，DI也可以任意參加算術(shù)運(yùn)算和邏輯運(yùn)算，因而稱以上寄存器為通用寄存器。微機(jī)原理與接口技術(shù)14微處理器 為了充分地利用這些通用寄存器，在某些指令中又對(duì)其中的寄存器作了特殊的約定，使這些寄存器在通用的基礎(chǔ)上附加了一點(diǎn)特殊性。 這些特殊的約定雖然增加了掌握指令的難度，但是當(dāng)學(xué)完指令系統(tǒng)后會(huì)發(fā)現(xiàn)，這點(diǎn)難度是不大的，是容易克服的。微機(jī)原理與接口技術(shù)14微處理器 例如，雖然通用寄存器都可作為累加器使用，但在某些算術(shù)運(yùn)算中(如乘法運(yùn)算、除法運(yùn)算、十進(jìn)制調(diào)整等)，還是指定了以AX作為累加器，這就使A

6、X與其它的通用寄存器有所區(qū)別，因而在8088中，把AX稱為累加器。 由于在變址尋址中，指定BX為基址寄存器，因此，BX便被稱為基址寄存器。微機(jī)原理與接口技術(shù)14微處理器 在循環(huán)控制或重復(fù)操作的指令中，常把循環(huán)或重復(fù)的次數(shù)放在CX或CL中，因而稱CX為計(jì)數(shù)寄存器。在乘法、除法中，乘積或被除數(shù)超過(guò)16位時(shí)，總是用DX與AX存放，故DX便被稱為數(shù)據(jù)寄存器。微機(jī)原理與接口技術(shù)14微處理器 對(duì)于SI和DI寄存器也有類(lèi)似的情況，即在專用的串操作指令中，指定SI作為源串的地址指針，DI作為目標(biāo)串的地址指針，并在串指令執(zhí)行時(shí)，自動(dòng)地改變SI或DI的值，因而稱SI、DI為變址寄存器。微機(jī)原理與接口技術(shù)14微處理

7、器 SP作為堆棧棧頂元素的指針，不能指向棧頂以外的元素，為此，增加了一個(gè)基址指針寄存器BP，使它可以指向由SS作為堆棧段基址的棧中的任意位置。BP與SP具有不同的概念和用途,我們要注意將它們區(qū)別開(kāi)來(lái)。微機(jī)原理與接口技術(shù)14微處理器 2.專用寄存器組 專用寄存器組包括作為控制寄存器使用的指令指針寄存器IP和狀態(tài)標(biāo)志寄存器F，此外還有4個(gè)用于實(shí)現(xiàn)1MB存儲(chǔ)器尋址的段寄存器CS、DS、SS、ES。以上寄存器都是16位的寄存器。 8088指令中給出的地址最多只有16位，而與尋址有關(guān)的寄存器也是16位的，由于16位地址最多只能尋址64KB。 微機(jī)原理與接口技術(shù)14微處理器 4個(gè)段基地址CS、DS、ES、

8、SS僅僅指出了段從哪個(gè)地址開(kāi)始，但還不能決定正在使用的具體的存儲(chǔ)單元的地址，因此我們把正在使用的存儲(chǔ)單元的地址與所在段的基地址的偏移量稱為段內(nèi)偏移量或者稱為有效地址EA，真正的物理地址是由段寄存器值左移4位與段內(nèi)偏移量相加后的結(jié)果，如圖2.2所示。微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器例如取指令時(shí)，CS值為2000H，而IP值為3500H，則被取指令的物理地址為： 20000H CS左移4位 ) 3500H 段偏移 23500H 物理地址 又如SS值為7900H，已知棧頂元素的物理地址為7B450H，則堆棧指針SP的值為： 7B450H ) 79000H 2450H 即S

9、P值為2450H.微機(jī)原理與接口技術(shù)14微處理器 1MB是16個(gè)64KB存儲(chǔ)器的總和，但這并不意味著1MB只能包括16個(gè)邏輯段。因?yàn)檫@些段既可以首尾相連，可以相互間隔開(kāi)。也可以相互重疊或者部分重疊，只要不影響程序的正常執(zhí)行(例如不會(huì)取錯(cuò)指令或數(shù)據(jù)等)即行，所以，邏輯段個(gè)數(shù)可能多于16個(gè)也可能少于16個(gè)。微機(jī)原理與接口技術(shù)14微處理器 此外，段寄存器如何與偏移量形成相應(yīng)的物理地址，這在8088中有個(gè)基本約定。正常情況下一般按這個(gè)基本約定形成所需的物理地址，但也允許有特例情況，被稱為段超越，即不用約定的段基址，而是用可修改的段基址與某偏移量來(lái)形成所需的物理地址，見(jiàn)表2.1。 微機(jī)原理與接口技術(shù)14

10、微處理器表2.1 段寄存器使用約定 微機(jī)原理與接口技術(shù)14微處理器 專用寄存器組中的指令寄存器IP只能與CS寄存器相互結(jié)合，才能形成指令的真正的物理地址。微機(jī)原理與接口技術(shù)14微處理器執(zhí)行單元EU的組成1:標(biāo)志寄存Flag O D I T S Z A P C微機(jī)原理與接口技術(shù)14微處理器標(biāo)志寄存器F則用來(lái)反映系統(tǒng)的狀態(tài)及指令執(zhí)行的結(jié)果，8088的F使用了9個(gè)標(biāo)志位，各位有不同的意義,如圖2.3所示。微機(jī)原理與接口技術(shù)14微處理器(1)進(jìn)位標(biāo)志CF 當(dāng)指令執(zhí)行的結(jié)果在最高位出現(xiàn)進(jìn)位或借位時(shí)，CF1；否則CF0。8088中，字節(jié)操作的最高位為D7；字操作的最高位為D15。在執(zhí)行加、減、比較、移位等

11、指令時(shí)，將根據(jù)結(jié)果改變CF標(biāo)志位的狀態(tài)。(2)奇偶標(biāo)志PF 當(dāng)指令執(zhí)行的結(jié)果中1的個(gè)數(shù)為偶數(shù)時(shí)，PF1；否則PF0。在執(zhí)行邏輯運(yùn)算的指令時(shí)，將根據(jù)結(jié)果改變PF標(biāo)志位的狀態(tài)。 微機(jī)原理與接口技術(shù)14微處理器 (3)輔助進(jìn)位標(biāo)志AF 當(dāng)指令執(zhí)行的結(jié)果，若低半字節(jié)(低4位)向高半字節(jié)進(jìn)位或借位時(shí)，AF1；否則AF0。該標(biāo)志常用于十進(jìn)制數(shù)運(yùn)算結(jié)果的調(diào)整，以得到十進(jìn)制的結(jié)果。 (4)零標(biāo)志位ZF 當(dāng)指令執(zhí)行的結(jié)果為0時(shí)，ZF1；否則ZF0。微機(jī)原理與接口技術(shù)14微處理器(5)符號(hào)標(biāo)志位SF 當(dāng)運(yùn)算結(jié)果的最高位(字節(jié)操作時(shí)為D7位，字操作時(shí)為D15位)為1時(shí)，SF1；否則SF0。因SF與結(jié)果的最高位一致，

12、故可用SF值反映結(jié)果是正或負(fù)。OF溢出標(biāo)志：當(dāng)補(bǔ)碼運(yùn)算有溢出時(shí)，OF為1；否則為0。 微機(jī)原理與接口技術(shù)14微處理器1)所有的邏輯/算術(shù)運(yùn)算2)計(jì)算16位的偏移地址送到BIU,以形成 20 位的物理地址，以便對(duì) 1 兆空間的存儲(chǔ)器尋址。3)影響標(biāo)志位Flag執(zhí)行單元EU的組成2： 算數(shù)邏輯部件 ALU微機(jī)原理與接口技術(shù)14微處理器EU控制邏輯單元 8086CPU的中心控制單元,是控制 定時(shí)與狀態(tài)邏輯電路。接受指令隊(duì)列緩沖器送來(lái)的指令代碼, 用于控制執(zhí)單元中各部件按制定的要求協(xié)調(diào)工作。微機(jī)原理與接口技術(shù)14微處理器總線接口BIU段寄存器 CS、DS、ES、SS地址加法器指令指針寄存器 IP指令隊(duì)

13、列總線控制邏輯內(nèi)部暫存器 IP ES SS DS CS輸入/輸出控制電路外部總線1 2 3 4 5 6地址加法器指令隊(duì)列緩沖器總線接口部件 （BIU)20位16位8位微機(jī)原理與接口技術(shù)14微處理器 2. BIU BIU單元用來(lái)實(shí)現(xiàn)EU的所有總線操作。它由地址加法器，段寄存器CS、DS、SS、ES，指令指針I(yè)P，指令隊(duì)列緩沖器和總線控制邏輯組成。BIU負(fù)責(zé)CPU與存儲(chǔ)器或外部設(shè)備之間的信息交換。 微機(jī)原理與接口技術(shù)14微處理器 將取指令部分和執(zhí)行指令部分分開(kāi)的好處是，在EU執(zhí)行指令的過(guò)程中，BIU可以取出多條指令放入指令流隊(duì)列中。當(dāng)EU執(zhí)行完一條指令后，就可以立即執(zhí)行下一條指令，從而減少了CPU

14、為取指令而等待的時(shí)間，提高了運(yùn)算的速度。這是8088CPU的一大優(yōu)點(diǎn)。微機(jī)原理與接口技術(shù)14微處理器段寄存器 CS、DS、ES、SSBIU的組成1:段寄存器 微機(jī)原理與接口技術(shù)14微處理器BIU的組成2:地址加法器微機(jī)原理與接口技術(shù)14微處理器BIU的組成3:指令指針寄存器 IPIP(Instruction Pointer): 為16位, 終始保持著EU要執(zhí)行的下一條指令的偏移地址(其值自動(dòng)增加),不能用指令直接修改, 但可以用間接方法修改(例如:中斷, 返回, 轉(zhuǎn)移, 調(diào)用等等)。微機(jī)原理與接口技術(shù)14微處理器BIU的組成4:指令隊(duì)列(緩沖器) 指令隊(duì)列緩沖器由6個(gè)8位（80866個(gè)，808

15、84個(gè)）的FIFO寄存器構(gòu)成, 其工作流程如下:(1)BIU中的指令隊(duì)列有2個(gè)或2個(gè)以上字節(jié)為空時(shí)，BIU自動(dòng)啟動(dòng)總線周期，取指填充指令隊(duì)列。直至隊(duì)列滿，進(jìn)入空閑狀態(tài)。(2)EU每執(zhí)行完一條指令，從指令隊(duì)列隊(duì)首取指。系統(tǒng)初始化后，指令隊(duì)列為空，EU等待BIU從內(nèi)存取指，填充指令隊(duì)列。微機(jī)原理與接口技術(shù)14微處理器(3)EU取得指令，譯碼并執(zhí)行指令。若指令需要取操作數(shù)或存操作結(jié)果，需訪問(wèn)存儲(chǔ)器或I/O，EU向BIU發(fā)出訪問(wèn)總線請(qǐng)求。(4)當(dāng)BIU接到EU的總線請(qǐng)求，若正忙（正在執(zhí)行取指總線周期），則必須等待BIU執(zhí)行完當(dāng)前的總線周期，方能響應(yīng)EU請(qǐng)求；若BIU空閑，則立即執(zhí)行EU申請(qǐng)總線的請(qǐng)求。

16、(5)EU執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時(shí)，若下一條指令不在指令隊(duì)列中，則隊(duì)列被自動(dòng)清除，BIU根據(jù)本條指令執(zhí)行情況重新取指和填充指令隊(duì)列。微機(jī)原理與接口技術(shù)14微處理器 BIU的組成5:總線控制邏輯 提供系統(tǒng)總線的控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)、地址和狀態(tài)信息的分時(shí)傳送。 由于8086/8088僅有40pin, 而16位的DB 及20位的AB若分離設(shè)置的話將占用36pin, 故8086采取了AB/DB分時(shí)復(fù)用的方法, 但這樣增加了總線控制的復(fù)雜程度.微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器BIU:負(fù)責(zé)與存儲(chǔ)器接口，即8088與存儲(chǔ)器之間的信息傳送 EU: 負(fù)責(zé)指令的執(zhí)行。 將CPU分為兩個(gè)

17、單元，可以使取指令和執(zhí)行指令同時(shí)進(jìn)行，減少了CPU為取指令而等待的時(shí)間，從而提高了CPU的利用率，提高了系統(tǒng)的運(yùn)行速度。微機(jī)原理與接口技術(shù)14微處理器8088與8086微處理器的差別 1.結(jié)構(gòu)區(qū)別 8086的指令隊(duì)列長(zhǎng)度為6個(gè)字節(jié)，當(dāng)隊(duì)列空閑兩個(gè)字節(jié)時(shí)，BIU自動(dòng)從存儲(chǔ)器取出指令字節(jié)，存入指令隊(duì)列中；而8088的指令隊(duì)列為4個(gè)字節(jié)長(zhǎng)，當(dāng)隊(duì)列空閑一個(gè)字節(jié)時(shí)，BIU就自動(dòng)取指令字節(jié)，并存到指令隊(duì)列中去。微機(jī)原理與接口技術(shù)14微處理器2. 端腳上的區(qū)別 8088對(duì)外數(shù)據(jù)總線為8位，故僅分時(shí)復(fù)用地址線的低8位，即AD0AD7這8條為地址/數(shù)據(jù)線。A8A15專門(mén)用于地址線。 8086對(duì)外數(shù)據(jù)總線為16位

18、，故與16位的地址線分時(shí)復(fù)用，即AD0AD15這16條均為地址/數(shù)據(jù)線。微機(jī)原理與接口技術(shù)14微處理器 2. 8086引腳功能和工作模式(1)、8086的引腳說(shuō)明微機(jī)原理與接口技術(shù)14微處理器 8086/8088 的引腳信號(hào) 8086/8088芯片的各類(lèi)信號(hào)線包括20根地址線 ,8根(8088)或16根(8086)數(shù)據(jù)線及控制線、狀態(tài)線、時(shí)鐘、電源和地線等?？倲?shù)大大超過(guò)了40根線。 因此，為滿足封裝的要求 , 必須采用一線多用的辦法。8086/8088引腳定義的方法大致可以分為五類(lèi)。微機(jī)原理與接口技術(shù)14微處理器 第一類(lèi)的每個(gè)引腳只傳送一種信息。例如 , 第32腳只傳送CPU發(fā)出的讀信號(hào) 第二

19、類(lèi)的每個(gè)引腳電平的高低代表不同的信號(hào) , 例如 微機(jī)原理與接口技術(shù)14微處理器 第三類(lèi)引腳在8086/8088的兩種不同工作方式最小模式和最大模式下有不同的名稱和定義。例如：第29腳為 。當(dāng)8086/8088工作在最小模式時(shí) , 該引腳傳送CPU發(fā)出的寫(xiě)信號(hào) , 而當(dāng)8086/8088工作在最大模式時(shí) , 該引腳傳送的是括號(hào)內(nèi)的信號(hào) 即總線鎖定信號(hào)。 微機(jī)原理與接口技術(shù)14微處理器 第四類(lèi)的每個(gè)引腳可以傳送兩種信息。這兩種信息在時(shí)間上是可以分開(kāi)的。因此可以用一個(gè)引腳在不同時(shí)刻傳送不同的信息 , 一般稱這類(lèi)引腳為分時(shí)復(fù)用線。 例如,AD7_AD0是地址和數(shù)據(jù)的分時(shí) 復(fù)用線。 當(dāng)CPU訪問(wèn)內(nèi)存或I

20、/O設(shè)備時(shí) , 在AD7_AD0上首先出現(xiàn)的是被訪問(wèn)的內(nèi)存單元或I/O設(shè)備某端口的地址信息的低8位。然后 , 在這些線上就出現(xiàn)CPU進(jìn)行讀寫(xiě)的8位數(shù)據(jù)。微機(jī)原理與接口技術(shù)14微處理器 第五類(lèi)引腳在輸入和輸出時(shí)分別傳送不同的信息，如 。輸入時(shí)傳送總線請(qǐng)求信號(hào) ,輸出時(shí)傳送總線請(qǐng)求允許信號(hào) 。微機(jī)原理與接口技術(shù)14微處理器3. 8086的兩種工作方式1）兩種工作方式: 最大方式和最小方式2）如何設(shè)定工作方式: MN/MX 接到+5V即為最小方式3）兩種工作方式的主要特點(diǎn):最小方式: 當(dāng)所連的存儲(chǔ)器容量不大，I/O端口不多時(shí)。 系統(tǒng)的地址總線CPU的AD0AD7, A8A15, A15A19 通過(guò)地

21、址鎖存器8282 構(gòu)成。 系統(tǒng)的數(shù)據(jù)總線直接由AD0AD7提供，或通過(guò)數(shù)據(jù)收發(fā)器8286供給。 系統(tǒng)的控制總線直接由CPU的控制線供給。 微機(jī)原理與接口技術(shù)14微處理器最大方式 當(dāng)要構(gòu)成的系統(tǒng)較大，要求較強(qiáng)的驅(qū)動(dòng)能力時(shí)。 系統(tǒng)的地址總線CPU的AD0AD7, A8A15, A15A19 通過(guò)地址鎖存器8282 構(gòu)成。 系統(tǒng)的數(shù)據(jù)總線或通過(guò)數(shù)據(jù)收發(fā)器8286供給。 系統(tǒng)的控制總線通過(guò)總線控制器8288供給。 兩種組態(tài)通過(guò)8088引腳信號(hào) 決定。微機(jī)原理與接口技術(shù)14微處理器最小方式下的引腳說(shuō)明 地址/數(shù)據(jù)（或狀態(tài)）信號(hào) l AD15AD0 (Address Data Bus)：地址/數(shù)據(jù)復(fù)用信號(hào)

22、，雙向，三態(tài)。在T1狀態(tài)（地址周期）AD15AD0上為地址信號(hào)的低16位A15A0；在T2 T3狀態(tài)（數(shù)據(jù)周期）AD15AD0 上是數(shù)據(jù)信號(hào)D15D0。 l A19/S6A16/S3 (Address/Status)：地址/狀態(tài)復(fù)用信號(hào)，輸出。在總周期的T1狀態(tài)A19/S6A16/S3上是地址的高4位。在T2T4狀態(tài)，A19/S6A16/S3上輸出狀態(tài)信息。 l (Bus High Enable/Status)：數(shù)據(jù)總線高8位使能和狀態(tài)復(fù)用信號(hào)，輸出。在總線周期T1狀態(tài) 有效，表示數(shù)據(jù)線上高8位數(shù)據(jù)有效。在T2T4狀態(tài) 輸出狀態(tài)信息S7。S7在8086中未定義。微機(jī)原理與接口技術(shù)14微處理器微

23、機(jī)原理與接口技術(shù)14微處理器S4S3當(dāng)前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DSS5-表示中斷允許標(biāo)志IF的狀態(tài)S6-始終保持低電平 l微機(jī)原理與接口技術(shù)14微處理器 lALE(Address Latch Enable)：地址鎖存使能信號(hào)，輸出，高有效。用來(lái)作為地址鎖存器的鎖存控制信號(hào)。 l (Data Enable)：數(shù)據(jù)使能信號(hào)，輸出，三態(tài)，低電平有效。用于數(shù)據(jù)總線驅(qū)動(dòng)器的控制信號(hào)。 l (Data Transmit/Receive)：數(shù)據(jù)驅(qū)動(dòng)器數(shù)據(jù)流向控制信號(hào)，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線的驅(qū)動(dòng)器，用 信號(hào)來(lái)控制數(shù)據(jù)驅(qū)

24、動(dòng)器的數(shù)據(jù)傳送方向。當(dāng) 1時(shí)，進(jìn)行數(shù)據(jù)發(fā)送； 0時(shí)，進(jìn)行數(shù)據(jù)接收?？刂婆c系統(tǒng)信號(hào)微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器 (Data Enable)：數(shù)據(jù)使能信號(hào)，輸出，三態(tài)，低電平有效。用于數(shù)據(jù)總線驅(qū)動(dòng)器的控制信號(hào)。 (Data Transmit/Receive)：數(shù)據(jù)驅(qū)動(dòng)器數(shù)據(jù)流向控制信號(hào)，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線的驅(qū)動(dòng)器，用 信號(hào)來(lái)控制數(shù)據(jù)驅(qū)動(dòng)器的數(shù)據(jù)傳送方向。當(dāng) 1時(shí)，進(jìn)行數(shù)據(jù)發(fā)送； 0時(shí)，進(jìn)行數(shù)據(jù)接收。

25、微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器 l (Memory/Input and Output):存儲(chǔ)器或I/O控制信號(hào)（標(biāo)號(hào)28），輸出，三態(tài)。 輸出為高電平時(shí)表示和存儲(chǔ)器之間數(shù)據(jù)交互；如果為低電平，表示CPU和I/O接口之間數(shù)據(jù)傳輸。 l (Read)：讀信號(hào)，輸出，三態(tài)。 信號(hào)有效，表示CPU執(zhí)行一個(gè)對(duì)存儲(chǔ)器或I/O端口的讀操作，在一個(gè)讀操作的總線周期中, 在T2T3狀態(tài)中有效，為低電平。 l (Write)：寫(xiě)信號(hào)，輸出，三態(tài)。 信號(hào)有效，表示CPU執(zhí)行一個(gè)對(duì)存儲(chǔ)器或I/O端口寫(xiě)操作，在寫(xiě)操作總線周期中， 在T2T3狀態(tài)中有效，為低電平

26、。微機(jī)原理與接口技術(shù)14微處理器微機(jī)原理與接口技術(shù)14微處理器lNMI(Non-Maskable Interrupt)：非屏蔽中斷請(qǐng)求(中斷類(lèi)型號(hào)為2)，輸入，上升沿有效。NMI不受中斷允許標(biāo)志的影響。 lINTR(Interrupt Request)：可屏蔽中斷請(qǐng)求，輸入，高電平有效。如果INTR信號(hào)有效，CPU是否響應(yīng)中斷請(qǐng)求，受控于中斷允許標(biāo)志IF。微機(jī)原理與接口技術(shù)14微處理器lHOLD(Hold Request)：總線保持請(qǐng)求，輸入，高電平有效。當(dāng)系統(tǒng)中總線主模塊（如DMA）要求使用總線時(shí)，由該模塊向CPU發(fā)送HOLD信號(hào)。lHLDA：總線保持響應(yīng)信號(hào)，輸出，高電平有效。HLDA有效

27、時(shí)表示CPU響應(yīng)了其他總線主的總線請(qǐng)求。CPU的數(shù)據(jù)/地址控制信號(hào)呈高阻態(tài)，而請(qǐng)求總線的總線主（DMA）獲得了總線權(quán)。微機(jī)原理與接口技術(shù)14微處理器 lCLK(Clock)：時(shí)鐘信號(hào)，輸入。為CPU和總線控制邏輯提供定時(shí)。要求時(shí)鐘信號(hào)的占空比為33。 lRESET(Reset)：復(fù)位信號(hào)，輸入，高電平有效。復(fù)位信號(hào)有效時(shí)，CPU結(jié)束當(dāng)前操作并對(duì)標(biāo)志寄存器FLAG 、IP、DS、SS、ES及指令隊(duì)列清零，并將CS設(shè)置為FFFFH。當(dāng)復(fù)位信號(hào)撤除時(shí)，（即電平由高變低時(shí)）CPU從FFFF0H開(kāi)始執(zhí)行程序。 l READY(Ready)：準(zhǔn)備好信號(hào)，輸入，高電平有效。當(dāng)READY信號(hào)有效時(shí)表示存儲(chǔ)器或I/O準(zhǔn)備好發(fā)送或接收數(shù)據(jù)。微機(jī)原理與接口技術(shù)14微處理器系統(tǒng)的復(fù)位和啟動(dòng)操作 RESET：4個(gè)時(shí)鐘周期的高電平，初次加電復(fù)位， 不小于50s的高電平。標(biāo)志寄存器 清零CS寄存器 FFFFHDS寄存器 0000HSS寄存器 0000HES寄存器 0000H指令指針（IP）0000H指令隊(duì)列 空其他 0000H微機(jī)原理與接口技術(shù)14微處理器l (Minimum/Maximum Mode Control)：最大最小模式控制信號(hào)，輸入。決定8086工作在哪種工作模式。如果 1（5V），CPU工作在最小模式。 0（接地）， CPU則工作在最大模式。 l (Test)：測(cè)試信號(hào)，