CycloneIII配置_第1頁(yè)
CycloneIII配置_第2頁(yè)
CycloneIII配置_第3頁(yè)
CycloneIII配置_第4頁(yè)
CycloneIII配置_第5頁(yè)
已閱讀5頁(yè),還剩1頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、By:ql_smbjCycloneIII的配置全文翻譯自Altera公司CycloneIII的器件手冊(cè)。所有表格與圖標(biāo)標(biāo)號(hào)與手冊(cè)原文一致,以便于查對(duì)。出于個(gè)人需要,僅翻譯了AS與JTAG配置兩部分,且僅都配置一片F(xiàn)PGA芯片。By:ql_smbj可以通過(guò)壓縮數(shù)據(jù)的方法以節(jié)約存儲(chǔ)空間,并節(jié)省程序load時(shí)間(page220);9通過(guò)RemoteSystemUpgrade方式可以減少新產(chǎn)品面市的時(shí)間(page221);9ASConfiguration(SerialConfigurationDevices)表10-6顯示的是對(duì)各種配置電平來(lái)說(shuō),MSELx管腳的接法Table1D-6.CycloneI

2、IIMSELPinSettingsforASConfigurationSchemes(Me7)ConfigurationSchemeMSEL聞MSEL2MSEL1MSELOConiigumtionVoltageStandardActiveSerialStandard(ASStandardPDR)f/6?)00103.3VWActiveSerialStandard(ASStandard00113.0/7.5V(4)ActiveSerialFast(ASFastP0R)(2)(6)01003.Q-;2.5VActiveSerialFast(ASFastP0R)110133V(4)單一器件配置四個(gè)接

3、口管腳包含了串口時(shí)鐘(DCLK),串行數(shù)據(jù)輸出(DATA),AS數(shù)據(jù)輸入(ASDI),以及低電平有效的片選信號(hào)(nCS)。注:上拉一個(gè)電阻,連接到該管腳所在的bank的VCCIO;CycloneIII器件通過(guò)DATA1-to-ASDI路徑控制配置芯片;nCEO管腳浮空,或者當(dāng)沒(méi)有連接到另一個(gè)器件的nCE管腳時(shí),可以當(dāng)作通用IO使用;MSEL管腳的設(shè)置,用于選擇不同的電平標(biāo)準(zhǔn)和不同的POR時(shí)間;參考表10-6,選擇接法;5)這些是復(fù)用管腳。FLASH_nCE管腳在AS配置電路圖中當(dāng)作nCSO功能使用,DATA1管腳當(dāng)作ASDO功能使用;6)這些串接的電阻盡可能靠近配置芯片當(dāng)連接一個(gè)配置芯片到Cy

4、cloneIII器件時(shí),DATA0管腳必須串一個(gè)電阻,并應(yīng)接近配置芯片。配置器件和CycloneIII芯片間連線的長(zhǎng)度應(yīng)符合表10-8所推薦的值。lible10-8.MaximumTraceLengthandLoadingforASConfigurationCycloneIIIASPinsMaximumBoardTraceLengthfromCycloneIIIDevicetoSerialConfigurationDeviceInches)MaximumBoardLoad(pF)DCLK1uDATi01ij.-ijFLASH_nCE1iiDATA11030當(dāng)選擇AS配置方式的時(shí)候,BAMK1的

5、IO電壓必須是3.3,3.0或2.5。上電以后,CIII器件有一個(gè)POR時(shí)間的延遲,在此期間,nSTATUS和CONF_DONE會(huì)一直為低,所有的IO也都是三態(tài)輸出。芯片配置的三個(gè)階段分別是復(fù)位,配置和初始化。當(dāng)nCONFIG或者nSTATUS為低,芯片處于復(fù)位狀態(tài),經(jīng)過(guò)POR時(shí)間后,CIII釋放nSTATUS,進(jìn)入配置模式。(為開(kāi)始配置,所有配置管腳和JTAG管腳所在的BANK的VCCINT,VCCA和VCCIO必須成功上電)。CIII器件生成的串口時(shí)鐘(DCLK)控制整個(gè)配置周期并為串口提供時(shí)序。CIII利用每步40MHz的晶振生成DCLK。在AS配置模式下,配置芯片在DCLK的上升沿鎖存

6、輸入和控制信號(hào),并在下降沿送出數(shù)據(jù);而CIII會(huì)在DCLK的下降沿發(fā)出控制信號(hào)并在DCLK的下降沿鎖存配置數(shù)據(jù)。CIII接收完所有的配置信息后,釋放開(kāi)環(huán)輸出的CONF_DONE。只有當(dāng)CONF_DONE變成高電平時(shí),CIII才開(kāi)始初始化。如果在配置期間出現(xiàn)了錯(cuò)誤,CIII會(huì)將nSTATUS信號(hào)拉低,表示有一個(gè)數(shù)據(jù)幀錯(cuò)誤,CONF_DONE信號(hào)保持為低。如果Auto-restartconfigurationaftererror選項(xiàng)選中的話,CIII會(huì)復(fù)位配置信號(hào),通過(guò)向FLASH_NCE發(fā)一個(gè)脈沖,經(jīng)過(guò)復(fù)位時(shí)間后釋放nSTATUS的狀態(tài)(最大230us)。By:ql_smbjFigure10-7

7、In-SystemProgrammingofSerialConfigurationDevicesvccioWSerialConliuralidiDevice10GND4VILMl會(huì)W3.3VnSTWUSCONFDONEnnnw口cnGEnCEODMA0(7)riciw個(gè)FLASI-InCE喚時(shí);MSEL9.DCyckmellDBvi徒NG関丿的JGNDDATADCLKnCSASDI回口回ElEllOpfBy:ql_smbj注:1)所有這些管腳連接到所在BANK的VCCIO;2)nCEO管腳可以懸空,或者當(dāng)沒(méi)有被連接到另外一個(gè)器件的nCE管腳時(shí)當(dāng)作一個(gè)通用管腳使用;3)為USB下載線提供3.3V

8、電源4)MSEL管腳的設(shè)置,用于選擇不同的電平標(biāo)準(zhǔn)和不同的POR時(shí)間;參考表10-6,選擇接法;5)這些是復(fù)用管腳。FLASH_nCE管腳在AS配置電路圖中當(dāng)作nCSO功能使用,DATA1管腳當(dāng)作ASDO功能使用;6)這些二極管和電容必須靠近CIII芯片,必須保證二極管和電容可以容忍4.1V的交流電壓。外接的二極管和電容用于保護(hù)CIIIAS配置輸入管腳,因?yàn)楫?dāng)使用下載線對(duì)器件進(jìn)行編程時(shí)會(huì)可能overshoot。Altera推薦使用Schottky二極管,而不是Zener二極管。7)當(dāng)CIII工作于multi-deviceAS配置模式,在CIII主機(jī)和從機(jī)只基恩連接repeater緩存。JTAG

9、配置CIII的JTAG配置優(yōu)先級(jí)超過(guò)其它所有配置方式,因此,在進(jìn)行其它方式配置時(shí),JTAG配置方式可以立即啟動(dòng)而不用等其它方式配置結(jié)束。當(dāng)CIII的MSEL管腳設(shè)置成AS模式,當(dāng)JTAG配置發(fā)生時(shí),CIII器件不會(huì)發(fā)出DCLK信號(hào)。用于JTAG配置的4個(gè)管腳是TDI,TDO,TMS和TCK。TCK管腳有內(nèi)部弱上拉電阻,而TDI和TMS則需要外部上拉一個(gè)電阻(通常為25K)。TDO輸出管腳是由BANK1的VCCIO供電。所有的JTAG輸入管腳都是由VCCIO驅(qū)動(dòng)的,且僅僅支持LVTTLI/O標(biāo)準(zhǔn),在JTAG配置期間,所有用戶(hù)I/O管腳都是三態(tài)。VCCIO為2.5V,3.0V或3.3V的器件的JT

10、AG配置,參考圖10-24。所有的I/O管腳都維持在最大4.1V交流電壓。由于JTAG管腳沒(méi)有內(nèi)部PCI過(guò)壓保護(hù)二極管,因此必須用VCCA的2.5V給下載電纜供電。rCE(4)TCKTDO低0TMSftSTAWSCONF-DOMEitCONAGDATADDC1KTDIorHeu松f7bpViswi叱注:1)所有這些管腳連接到所在BANK的VCCIO;2)把nCONFIG和MSEL3.0管腳連接成一個(gè)非JTAG配置的模式。如果僅僅使用JTAG模式,則把nCONFIG拉高,并把MSEL3.0接到地上,除此以外,得把DCLK和DATA0拉高或拉低;3)插頭的6腳是下載電纜輸出驅(qū)動(dòng)的參考電壓,VIO需

11、要符合VCCA;4)為成功進(jìn)行JTAG配置,nCE必須連到地上或拉低;5)nCEO管腳浮空或者當(dāng)作一個(gè)通用I/O使用;用來(lái)自VCCA的2.5-V給下載電纜供電,插頭上的4腳給MasterBlaster電纜供電MasterBlaster電纜可以接收板子上的5.0V或者3.3V電壓。進(jìn)行JTAG配置的時(shí)候,必須考慮CIII的一些專(zhuān)用配置管腳,見(jiàn)表10-17:表10-7:JTAG配置時(shí),其它專(zhuān)用配置管腳的連接SignalDescriptionnCEnCE必須接到地上,或者通過(guò)一電阻拉低,或者由其它控制電路驅(qū)動(dòng)。如器件還由AS,PS,AP,PP配置鏈,則進(jìn)行JTAG配置時(shí),nCE需要連到地上nCEO該chain上的所有CIII器件的CEO必須浮空,或者連到另一個(gè)器件的nCEMSEL3

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論