最新-第六章-時序邏輯電路(1)-PPT課件

1、第六章 時序邏輯電路 6.3 若干常用的時序邏輯電路 6.1 概 述6.2 時序邏輯電路的分析方法 7/19/20221復(fù)習(xí)觸發(fā)器按觸發(fā)方式分類？各自特點？觸發(fā)器按邏輯功能分類？各自功能表？7/19/20222 定義：時序邏輯電路在任何時刻的輸出不僅取決于該時刻的輸入，而且還取決于電路的原來狀態(tài)。 電路構(gòu)成： 存儲電路（主要是觸發(fā)器，必不可少） 組合邏輯電路（可選）。 時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。時序邏輯電路時序邏輯電路的結(jié)構(gòu)框圖 7/19/20223圖6.1.1 串行加法器電路串行加法：是指在將兩個多位數(shù)相加時，采用從低位到高位逐位相加的方式完成相加運(yùn)算。7/19/2022

2、4圖6.1.2 時序邏輯電路的結(jié)構(gòu)框圖向量函數(shù)形式：輸出方程: Y=FX，Q驅(qū)動方程: Z=GX，Q狀態(tài)方程: Q n+1=HZ，Q n7/19/20225按各觸發(fā)器接受時鐘信號的不同分類：同步時序電路：各觸發(fā)器狀態(tài)的變化都在同一時鐘信號作用下同時發(fā)生。 異步時序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時鐘信號，也可能完全沒有公共的時鐘信號。 本章內(nèi)容提要：時序邏輯電路基本概念、時序邏輯電路的一般分析方法；異步計數(shù)器、同步計數(shù)器、寄存器與移位寄存器的基本工作原理； 重點介紹幾種中規(guī)模集成器件及其應(yīng)用、介紹基于功能塊分析中規(guī)模時序邏輯電路的方法。 7/19/202266.

3、 時序邏輯電路的分析方法一般按如下步驟進(jìn)行：）從給定的邏輯圖中寫出每個觸發(fā)器的驅(qū)動方程。）把得到的驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，得狀態(tài)方程。）根據(jù)邏輯圖寫出電路的輸出方程。6. 同步時序邏輯電路分析方法 分析一個時序邏輯電路，就是要找出給定時序邏輯電路的邏輯功能。7/19/20227【例6. 】 試分析6.2.1時序邏輯電路的邏輯功能，寫出它的驅(qū)動方程，狀態(tài)方程和輸出方程。FF1 、FF2 和FF3 是三個主從結(jié)構(gòu)的TTL觸發(fā)器，下降沿動作，輸入端懸空時和邏輯1狀態(tài)等效。6.圖7/19/20228驅(qū)動方程狀態(tài)方程輸出方程J1 =（Q2Q3） K1=1J2=Q1 K2=(Q1Q3)J3=Q1

4、Q2 K3=Q2Q1 N+1=(Q2Q3)Q1Q2 N+1=Q1Q2+Q1Q3Q2Q3 N+1=Q1Q2Q3+Q2Q3Y=Q2Q37/19/202296.時序邏輯電路的狀態(tài)轉(zhuǎn)換表，狀態(tài)轉(zhuǎn)換圖和時序圖一、狀態(tài)轉(zhuǎn)換表 若將任何一組輸入變量及電路初態(tài)的取值代入狀態(tài)方程，即可算處電路的次態(tài)和現(xiàn)態(tài)下的輸出值；以得到的次態(tài)做為新的初態(tài)，和這時的輸入變量取值一起再代入狀態(tài)方程和輸出方程進(jìn)行計算，又得到一組新的次態(tài)和輸出值如此繼續(xù)下去，把全部的計算結(jié)果列成真值表的形式，就得到狀態(tài)轉(zhuǎn)換表7/19/202210例6.2.2 試列出圖6.2.1電路的狀態(tài)轉(zhuǎn)換表。Y=Q2Q3Q3 Q2 Q1 Q3 n+1 Q2 n+

5、1 Q1 n+1 Y0 0 0 0 0 1 00 0 1 0 1 0 00 1 0 0 1 1 00 1 1 1 0 0 01 0 0 1 0 1 01 0 1 1 1 0 01 1 0 0 0 0 11 1 1 0 0 0 1Q1 N+1=(Q2Q3)Q1Q2 N+1=Q1Q2+Q1Q3Q2Q3 N+1=Q1Q2Q3+Q2Q37/19/202211二、狀態(tài)轉(zhuǎn)換圖圖6.圖6.電路的狀態(tài)轉(zhuǎn)換圖由此可見，上電路是一個七進(jìn)制計數(shù)器。7/19/202212三、時序圖圖6.2.3 圖6.2.1電路的時序圖7/19/202213例.分析圖.時序邏輯電路圖的邏輯功能，寫出電路的驅(qū)動方程，狀態(tài)方程和輸出方程，

6、畫出電路的狀態(tài)轉(zhuǎn)換圖圖6.2.4 例6.2.3的時序邏輯電路7/19/202214 解：首先從給的電路圖寫出驅(qū)動方程 D1=Q1 D2=A Q1 Q2 將式（6.2.5）帶入D觸發(fā)器的特性方程，得到電路的狀態(tài)方程 Q1 n+1=D1=Q1 Q2 n+1=D2=A Q1 Q2從圖6.2.4的電路圖寫出輸出方程為 Y=AQ1Q2+AQ1Q27/19/202215圖6.2.5 圖6.2.4電路的狀態(tài)轉(zhuǎn)換圖7/19/2022166.3 若干常用的時序邏輯電路6.3.1 寄存器和移位寄存器一、寄存器寄存器用于寄存一組二值代碼，一個觸發(fā)器能存儲一位二值代碼，所以用n個觸發(fā)器組成的寄存器能儲存一組n位二值代

7、碼。圖6-3-1所示是由邊沿D觸發(fā)器組成的4位寄存器74LS175的邏輯電路圖，其輸出狀態(tài)僅取決于CP上升沿到達(dá)時刻的輸入狀態(tài)。7/19/202217圖6.3.1 74LS75的邏輯圖圖6. 3. 74LS75的邏輯圖7/19/202218圖6. 3.3 CC4076的邏輯圖7/19/202219二、移位寄存器移位寄存器不但具有寄存器的功能可以暫存數(shù)碼，還可以在移位脈沖的作用下數(shù)碼依次左移或右移。無論左移還是右移都是相對于電路結(jié)構(gòu)而言的。圖6-3-4所示為由4個邊沿D觸發(fā)器組成的移位寄存器。7/19/202220圖6-3-4 D觸發(fā)器組成的移位寄存器7/19/202221圖6. 3. 5 圖6

8、.3.4電路的電壓波形7/19/202222圖6. 3. 6 用JK觸發(fā)器構(gòu)成的移位寄存器7/19/202223圖6.3.7 4位雙向移位寄存器74LS194A的邏輯圖返回7/19/202224圖6. 3.8 用兩片74LS194A接成8位雙向移位寄存器7/19/202225 例6.3.1分析圖6.3.9電路的邏輯功能，并指出圖6.3.10所示的時鐘信號及S1、S2狀態(tài)作用下，t4時刻輸出Y與兩組并行輸入的二進(jìn)制書M、N在數(shù)值上的關(guān)系。假定M、N的狀態(tài)始終未變。 圖6.3.10 例6.3.1電路波形圖見下頁：7/19/202226圖6. 3.9 例6.3.1的電路 7/19/202227圖6.

9、3.10 例6.3.1電路的波形圖7/19/2022281. 寄存器通常分為兩大類： 小節(jié)：寄存器 數(shù)碼寄存器：存儲二進(jìn)制數(shù)碼、運(yùn)算結(jié)果或指令等信息的電路。移位寄存器：不但可存放數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。 2.組成：觸發(fā)器和門電路。一個觸發(fā)器能存放一位二進(jìn)制數(shù)碼；N個觸發(fā)器可以存放N位二進(jìn)制數(shù)碼。7/19/2022293.寄存器應(yīng)用舉例： (1) 運(yùn)算中存貯數(shù)碼、運(yùn)算結(jié)果。(2) 計算機(jī)的CPU由運(yùn)算器、控制器、譯碼器、寄存器組成，其中就有數(shù)據(jù)寄存器、指令寄存器、一般寄存器。 4. 寄存器與存儲器有何區(qū)別?寄存器內(nèi)存放的數(shù)碼經(jīng)常變更，要求存取速度快，一

10、般無法存放大量數(shù)據(jù)。（類似于賓館的貴重物品寄存、超級市場的存包處。）存儲器存放大量的數(shù)據(jù)，因此最重要的要求是存儲容量。（類似于倉庫） 7/19/202230 數(shù)碼寄存器具有接收、存放、輸出和清除數(shù)碼的功能。 在接收指令（在計算機(jī)中稱為寫指令）控制下，將數(shù)據(jù)送入寄存器存放；需要時可在輸出指令（讀出指令）控制下，將數(shù)據(jù)由寄存器輸出。 6.1.1 數(shù)碼寄存器 圖5-1 單拍工作方式的數(shù)碼寄存器1由D觸發(fā)器構(gòu)成的數(shù)碼寄存器（1）電路組成 CP：接收脈沖（控制信號輸入端) 輸出端 數(shù)碼輸入端 7/19/202231（2）工作原理當(dāng)CP時，觸發(fā)器更新狀態(tài)， Q3Q2Q1Q0=D3D2D1D0，即接收輸入數(shù)

11、碼并保存。單拍工作方式：不需清除原有數(shù)據(jù)，只要CP一到達(dá)，新的數(shù)據(jù)就會存入。常用4D型觸發(fā)器74LS175、6D型觸發(fā)器74LS174、8D型觸發(fā)器74LS374或MSI器件等實現(xiàn)。7/19/2022322由D型鎖存器構(gòu)成的數(shù)碼寄存器（1）鎖存器的工作原理 圖5-2 鎖存器 送數(shù)脈沖CP為鎖存控制信號輸入端，即使能信號（電平信號）。 工作過程： 當(dāng)CP=0時，Q =D，電路接收輸入數(shù)據(jù)； 即當(dāng)使能信號到來（不鎖存數(shù)據(jù)）時，輸出端的信號隨輸入信號變化； 當(dāng)CP=1時，D數(shù)據(jù)輸入不影響電路的狀態(tài)，電路鎖定原來的數(shù)據(jù)。即當(dāng)使能信號結(jié)束后（鎖存），數(shù)據(jù)被鎖住，輸出狀態(tài)保持不變。7/19/202233（

12、2）集成數(shù)碼鎖存器74LS373 圖6-3 8D型鎖存器74LS373(a) 外引腳圖 (b) 邏輯符號7/19/202234表6-1 8D型鎖存器74LS373功能表 7/19/2022356.1.2移位寄存器 移位寄存器除了具有存儲數(shù)碼的功能外，還具有移位功能。 移位功能：寄存器中所存數(shù)據(jù)，可以在移位脈沖作用下逐位左移或右移。 在數(shù)字電路系統(tǒng)中，由于運(yùn)算（如二進(jìn)制的乘除法）的需要，常常要求實現(xiàn)移位功能。7/19/202236 圖6-4 4位右移位寄存器 1單向移位寄存器 單向移位寄存器，是指僅具有左移功能或右移功能的移位寄存器。 （1）右移位寄存器 電路組成串行輸入同步時序邏輯電路 7/1

13、9/202237 工作過程。將數(shù)碼1101右移串行輸入給寄存器（串行輸入是指逐位依次輸入）。在接收數(shù)碼前，從輸入端輸入一個負(fù)脈沖把各觸發(fā)器置為0狀態(tài)（稱為清零）。 狀態(tài)表 表5-2 4位右移位寄存器狀態(tài)表 CP順序輸 入DSR輸 出Q0 Q1 Q2 Q3010 0 0 0111 0 0 0201 1 0 0310 1 1 0401 0 1 1500 1 0 1600 0 1 0700 0 0 1800 0 0 07/19/202238 時序圖 圖6-5 4位右移位寄存器時序圖 并行輸出串行輸出7/19/202239圖6-6 4位左移位寄存器 （2）左移位寄存器 串行輸入異步清零 7/19/20

14、2240 工作過程將數(shù)碼1011左移串行輸入給寄存器。在接收數(shù)碼前清零。 狀態(tài)表 表6-3 4位左移位寄存器狀態(tài)表 CP順序輸 入DSR輸 出Q0 Q1 Q2 Q3010 0 0 0100 0 0 1210 0 1 0310 1 0 1401 0 1 1500 1 1 0601 1 0 0701 0 0 0800 0 0 07/19/202241 時序圖。 圖6-74位左移位寄存器時序圖 并行輸出串行輸出7/19/2022422集成雙向移位寄存器在單向移位寄存器的基礎(chǔ)上，增加由門電路組成的控制電路實現(xiàn) 。74LS194為四位雙向移位寄存器。與74LS194的邏輯功能和外引腳排列都兼容的芯片有C

15、C40194、CC4022和74198等。 圖6-8 雙向移位寄存器74LS194（a）外引腳圖 （b）邏輯符號7/19/202243表6-4 74LS194功能表 結(jié)論：清零功能最優(yōu)先（異步方式）。計數(shù)、移位、并行輸入都需CP的到來（同步方式）7/19/202244 工作方式控制端M1M0區(qū)分四種功能。 M1 M0功能0 0保持0 1右移1 0左移1 1并行置數(shù)7/19/2022456.1.3 寄存器的應(yīng)用實例 數(shù)據(jù)顯示鎖存器；序列脈沖信號發(fā)生器；數(shù)碼的串并與并串轉(zhuǎn)換；構(gòu)成計數(shù)器 圖5-9 2位數(shù)據(jù)顯示鎖存器 1數(shù)據(jù)顯示鎖存器 在許多設(shè)備中常需要顯示計數(shù)器的計數(shù)值，計數(shù)值通常以8421BCD碼計數(shù)，并以七段數(shù)碼顯示器顯示。問題：如果計數(shù)器的計數(shù)速度高，人眼則無法辨認(rèn)顯示的字符。措施：在計數(shù)器和譯碼器之間加入鎖存器，就可控制數(shù)據(jù)顯示的時間。 若鎖存信號C1時，計數(shù)器的輸出數(shù)據(jù)可通過鎖存器到達(dá)譯碼顯示電路； 若鎖存信號C0時，數(shù)據(jù)被鎖存，譯碼顯示電路穩(wěn)定顯示鎖存的數(shù)據(jù)。 7/19/2022462序列脈沖信號發(fā)生器 序列脈沖信號是在同步脈沖的作用下，按一定周期循環(huán)產(chǎn)生的一組二進(jìn)制信號。如111011101110，每隔4位重復(fù)一次1110，稱為4位序列脈沖信號。序列脈沖信號廣泛用于數(shù)字設(shè)備測試、通信和遙控中的識別信號或基準(zhǔn)信號