微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計課件：chap6 計算機接口技術(shù)

1、第六章 輸入/輸出接口8學(xué)時1第六章 輸入輸出接口6.1 輸入/輸出接口基礎(chǔ)（掌握） 輸入/輸出接口功能與結(jié)構(gòu)輸入/輸出端口編址6.2 接口地址譯碼（掌握） 6.3 接口信息傳輸方式（掌握）程序查詢傳輸方式程序中斷傳輸方式直接存儲器訪問(DMA)方式通道方式6.4 并行接口（掌握）無握手信號并行接口帶握手信號的并行接口可編程并行接口6.5 串行接口（理解）同步串行接口異步串行接口26.1 輸入/輸出接口基礎(chǔ)接口的概念：計算機外部設(shè)備與計算機主機之間的硬件電路和驅(qū)動程序作用：信息存儲操作模式：字節(jié)的整數(shù)倍器件種類：少速度時序：CPU相當(dāng)、匹配存儲器作用：與外設(shè)間的信息交換操作模式：位、字節(jié)、多字

2、節(jié)器件種類：多速度時序：差異很大、時序不同接口3簡單I/O接口框圖與CPU相關(guān)的：數(shù)據(jù)口線、I/O選擇（地址線）、I/O讀寫與外設(shè)相關(guān)的：數(shù)據(jù)寄存器、控制寄存器、狀態(tài)寄存器-端口數(shù)據(jù)緩存寄存器端口A寄存器端口B寄存器控制寄存器狀態(tài)寄存器CSRS1RS0RDWR時序控制電路數(shù)據(jù)總線I/O數(shù)據(jù)控制I/O數(shù)據(jù)狀態(tài)I/O選擇寄存器選擇I/O讀I/O寫4接口分類并行接口：一次傳輸多個數(shù)據(jù)位串行接口：一次只有一位數(shù)據(jù)傳輸方式同步接口：總線相連，并同步傳輸異步接口：無共同的基準(zhǔn)時鐘時序控制方式程序查詢方式：程序的執(zhí)行實現(xiàn)程序中斷方式：傳輸時由中斷請求信號觸發(fā)存儲器直接存取訪問方式（DMA）通道控制器，I/O

3、處理機傳輸控制方式外圍接口：與外設(shè)無關(guān)，是系統(tǒng)的一部分外設(shè)接口：用于連接外設(shè)的接口工作對象5接口功能設(shè)備選擇：譯碼選擇設(shè)備、端口數(shù)據(jù)收發(fā)和格式轉(zhuǎn)換：讀/寫，串/并、并/串接收解釋執(zhí)行CPU的命令：控制信號的實現(xiàn)外設(shè)狀態(tài)接收并轉(zhuǎn)發(fā)給CPU：狀態(tài)端口支持查詢、中斷、DMA等多種傳輸控制方式提供緩沖、暫存、驅(qū)動能力：信號驅(qū)動錯誤檢測功能：奇偶校驗復(fù)位6歸納：接口結(jié)構(gòu)接口主要功能設(shè)備選擇、數(shù)據(jù)緩沖信號轉(zhuǎn)換、聯(lián)絡(luò)控制可編程/可配置/可重構(gòu)接口硬件結(jié)構(gòu)存儲器接口、外設(shè)接口接口技術(shù)組成硬件：地址譯碼、讀寫控制、總線緩沖軟件：驅(qū)動程序（初始化、傳送控制、結(jié)束控制等）76.1.2 端口編址存儲單元地址00000

4、H00001HFF0FFHFF100HFF101HFFFFFH0000H0001HFF00HI/O端口地址FFFFH特點：系統(tǒng)視端口和存儲單元為不同的對象。 優(yōu)點：系統(tǒng)中存儲單元和I/O端口的數(shù)量可達到最大。缺點：需專門信號來指示系統(tǒng)地址線上出現(xiàn)的是存儲單元地址還是端口地址；專用的端口操作指令比較單一；獨立編址(INTEL)8獨立端口編址總線結(jié)構(gòu)9I/O地址映射方式2：存儲器映像編址（如Freescale的系列芯片）存儲單元地址00000H00001HFF0FFHI/O端口地址FF100HFF101HFFFFFH 特點：將端口看作存儲單元，僅以地址范圍的不同來區(qū)分兩者。 優(yōu)點：對端口的操作和對

5、存儲單元的操作完全一樣，因此系統(tǒng)簡單，并且對端口操作的指令種類較多 缺點：CPU對存儲單元和I/O端口的實際尋址空間都小于其最大尋址空間10統(tǒng)一編址總線結(jié)構(gòu)116.2 接口地址譯碼全譯碼全部高位地址線都參與譯碼形成片選信號部分譯碼只有部分高位地址線參與譯碼形成片選信號線譯碼每組芯片使用一根地址線作片選固定譯碼，可變譯碼地址信號不完全確定，所以存在地址重疊問題，浪費尋址空間，并可能導(dǎo)致誤操作；12共用地址端口的區(qū)分方法使用讀/寫控制信號區(qū)分使用端口寄存器中的標(biāo)志位區(qū)分使用訪問順序區(qū)分13兩級地址譯碼方案讀/寫控制信號、數(shù)據(jù)寬度指示信號、傳送方式指示信號，等14全譯碼電路D0 D7A0 A128K

6、*8D078K*8D078K*8D07CS1 8K*8D07用門電路完成片選譯碼，電路結(jié)構(gòu)看起來比較復(fù)雜。A19 A18 A17A16 A13 A14 A15 M/IOR/W15高位地址的一部分地址進行譯碼產(chǎn)生片選信號。最高段地址信號（ A19A15 ）不參與片選譯碼，即可為任何值 8KB(2)CS 8KB(1)CS 8KB(4)CS 2-4譯碼器A0A12A13A14Y0Y1Y3部分譯碼法思考：試寫出各芯片占用的地址空間?164個片選信號必須使用4根地址線，電路結(jié)構(gòu)簡單，缺點是： 系統(tǒng)必須保證A16A13不能同時為有效低電平； 同部分譯碼法一樣，因為最高段地址信號（ A19 A15 ） 不參

7、與譯碼，也存在地址重疊問題；A13 A16A14 A15思考：試寫出各芯片占用的地址空間。R/WD0 D7A0 A128K*8D078K*8D078K*8D07CS1 8K*8D07線選法17三種譯碼方式的比較全譯碼 系統(tǒng)所有地址線全部都應(yīng)該參與譯碼：低段地址線應(yīng)直接接在模塊上，尋址模塊內(nèi)單元；中段地址線譯碼后產(chǎn)生片選信號區(qū)分不同模塊；高段地址線可用作片選信號有效的使能控制；部分譯碼高段地址信號不參與譯碼，會造成地址空間的重疊及不連續(xù)。線譯碼電路結(jié)構(gòu)簡單，但系統(tǒng)必須保證參與片選的地址線不能同時為有效電平；同部分譯碼法一樣，因為有地址信號不參與譯碼，也存在地址重疊及不連續(xù)的問題；18可變地址譯碼

8、A15 A10A9A2A1A0模塊地址空間0001000000000011001000H1003H000000011004H1007H1110111113DCH 13DFH19總線隔離技術(shù)驅(qū)動/緩沖器三態(tài)器件 隔離/耦合器 206.3 接口信息傳輸方式外設(shè)數(shù)據(jù)變化緩慢，始終處于就緒狀態(tài),如開關(guān)或LED接口結(jié)構(gòu)簡單（通常只需要數(shù)據(jù)端口），適用面較窄6.3.1 程序控制傳輸方式21條件程序控制（程序查詢）接口輸入設(shè)備數(shù)據(jù)端口讀選通狀態(tài)端口讀選通輸入選通輸入數(shù)據(jù)RQD5VDB（數(shù)據(jù)、狀態(tài)）READY(1bit)數(shù)據(jù)鎖存器（輸出端口）狀態(tài)緩沖器(輸入端口)輸出設(shè)備輸出選通RQD5VDB（數(shù)據(jù)、狀態(tài)）B

9、USY(1bit)ACK狀態(tài)端口讀選通數(shù)據(jù)端口寫選通 接口避免了對端口的“盲讀”、“盲寫” ，數(shù)據(jù)傳送的可靠性高，且硬件接口相對簡單。 外設(shè)應(yīng)具有必要的聯(lián)絡(luò)（握手）信號如READY、ACK等； 缺點是CPU工作效率低，I/O響應(yīng)速度慢；在有多個外設(shè)的系統(tǒng)中，CPU的查詢順序由外設(shè)的優(yōu)先級確定，實時性差。22程序查詢方式的打印機接口狀態(tài)位為0，則表明先前送出的數(shù)據(jù)已被打印，可以再送下一個數(shù)據(jù)；若狀態(tài)位為1，則表明先前送出的數(shù)據(jù)還沒打印，就不能再送數(shù)據(jù)出去23并行接口握手時序圖BUSY數(shù)據(jù)有效DATA數(shù)據(jù)有效ACK5sSTROB5s1. 發(fā)送方查詢BUSY狀態(tài)信號2. 當(dāng)BUSY“0”時，發(fā)送方發(fā)

10、送數(shù)據(jù)3.發(fā)送方用控制信號/STROB鎖存數(shù)據(jù)，該信號至少維持5s4. /STROB信號導(dǎo)致BUSY信號變?yōu)楦唠娖?.接收方用/ACK狀態(tài)信號表示數(shù)據(jù)收到，該信號至少維持5s6. /ACK信號導(dǎo)致BUSY信號變?yōu)榈碗娖?46.3.2 程序中斷控制接口中斷請求觸發(fā)器QRD數(shù)據(jù)緩沖控制端口中斷屏蔽觸發(fā)器QD+5VWR外設(shè)READYDBABDBINTRINTA接口避免了CPU 反復(fù)低效率的查詢，適用于CPU任務(wù)繁忙、而數(shù)據(jù)傳送不太頻繁的系統(tǒng)中。外設(shè)應(yīng)具有必要的聯(lián)絡(luò)握手信號（如READY）作為中斷請求信號；中斷可被響應(yīng)的條件：中斷請求觸發(fā)器置位；中斷屏蔽觸發(fā)器清零；CPU內(nèi)部開放中斷；CPU未處理更高

11、級中斷；CPU現(xiàn)行指令執(zhí)行完； 優(yōu)先級排隊why？25什么是中斷“中斷”是外設(shè)給出的信號，它告訴微處理器已發(fā)生了某種需要特別處理的事件，需要去處理或為其服務(wù)-硬件層面中斷，是指CPU在執(zhí)行正常程序時，為處理一些緊急發(fā)生的情況，暫時中止當(dāng)前程序，轉(zhuǎn)而對該緊急事件進行處理，并在處理完后返回正常程序的過程-軟件層面中斷服務(wù)程序1中斷服務(wù)程序 2非預(yù)料事件1非預(yù)料事件 226非預(yù)料事件是指事件發(fā)生的時間無法預(yù)知，即中斷源何時產(chǎn)生中斷不確定，是隨機的。中斷源產(chǎn)生中斷的隨機性，使中斷服務(wù)程序的執(zhí)行也具有隨機性，即何時執(zhí)行中斷服務(wù)程序不是在程序中安排好的。中斷的隨機性、不可預(yù)料性中斷系統(tǒng)是微機中實現(xiàn)中斷功能

12、的各種軟、硬件的總稱中斷系統(tǒng)一般包括CPU內(nèi)部相應(yīng)的中斷邏輯、接口中的中斷控制電路及各類中斷服務(wù)子程序27中斷的相關(guān)概念中斷源：引起中斷的原因，或能夠發(fā)出中斷請求信號的外設(shè)28中斷向量：中斷向量即中斷服務(wù)子程序的入口地址，也就是中斷服務(wù)子程序的第一條指令的地址在存儲器中的存放位置中斷優(yōu)先級：在系統(tǒng)中多個中斷源可能同時提出中斷請求時，需要按中斷的輕重緩急給每個中斷源指定一個優(yōu)先級別斷點:是指CPU執(zhí)行的現(xiàn)行程序被中斷時的下一條指令的地址，又稱斷點地址中斷的相關(guān)概念291000:150H 、 、 、 、 、MOV AX, 0ADD AX, DXMOV DI , AX、 PUSH AX 、 、 IR

13、ETCPU在執(zhí)行此指令時，某中斷源發(fā)申請中斷;CPU在執(zhí)行完該指令后，轉(zhuǎn)去執(zhí)行中斷子程地址1000:150H為斷點斷點概念30中斷系統(tǒng)相關(guān)概念中斷現(xiàn)場:是指CPU轉(zhuǎn)去執(zhí)行中斷服務(wù)程序前的運行狀態(tài)，包括CPU內(nèi)部各寄存器、斷點地址等。中斷嵌套：當(dāng)CPU正在進行某一級別中斷源的中斷處理時，若有更高級別的新中斷源發(fā)出請求，且新中斷源滿足響應(yīng)條件，則CPU應(yīng)中止當(dāng)前的中斷服務(wù)程序，保護此程序的斷點和現(xiàn)場，轉(zhuǎn)而響應(yīng)高級中斷。這種多級（重）中斷的處理方式稱為“嵌套”。31非預(yù)料事件1非預(yù)料事件2中斷嵌套過程示意圖32中斷嵌套必須具備的幾個條件正處于響應(yīng)狀態(tài)的中斷服務(wù)程序中，應(yīng)開放總中斷（IF位置1）新中斷

14、應(yīng)具有比原中斷有高的優(yōu)先級；同級或低級均不能嵌套為保護各級中斷服務(wù)程序的數(shù)據(jù)不被破壞，所有服務(wù)程序中均應(yīng)有保護現(xiàn)場、恢復(fù)現(xiàn)場的指令每個中斷服務(wù)程序末尾必須有IRET指令以示結(jié)束，從而返回被中斷的程序地址處33中斷系統(tǒng)相關(guān)概念中斷屏蔽：在某些情況下，CPU可能不對中斷請求信號作出響應(yīng)或處理，這就是中斷屏蔽。屏蔽情況中斷屏蔽標(biāo)志IF接口電路中的中斷屏蔽寄存器系統(tǒng)在處理優(yōu)先級別較高的中斷請求時，不會理睬后來的級別較低的中斷請求 。34中斷處理過程 中斷檢測 CPU內(nèi)部硬件自動完成 中斷判優(yōu)是否已有中斷，哪個優(yōu)先級更高中斷響應(yīng)CPU內(nèi)部硬件自動完成 中斷處理服務(wù) 中斷服務(wù)是根據(jù)用戶自行編制的指令順序完

15、成各項操作的。 中斷返回35中斷系統(tǒng)的功能一、實現(xiàn)中斷及返回中斷源發(fā)出中斷請求，CPU決定是否響應(yīng)，若響應(yīng)，則保護斷點和現(xiàn)場，轉(zhuǎn)入相應(yīng)中斷服務(wù)程序，中斷服務(wù)結(jié)束后，恢復(fù)現(xiàn)場和斷點，繼續(xù)執(zhí)行原程序。CPU執(zhí)行流程中斷服務(wù)程序1非預(yù)料事件136中斷系統(tǒng)的功能二、能實現(xiàn)優(yōu)先權(quán)排隊按各中斷請求的重要程度排列CPU響應(yīng)的次序稱為中斷優(yōu)先級。即同時有多個中斷請求到來時，CPU會首先響應(yīng)和處理優(yōu)先級別最高的中斷請求。中斷優(yōu)先級的實現(xiàn)可以用軟件或硬件設(shè)置37簡單中斷接口中的軟硬件功能SRCPDQ外設(shè)發(fā)出的中斷請求信號CPU中斷請求復(fù)位信號5V送至總線的中斷請求引腳CPU中斷請求允許信號硬件需完成的功能：可產(chǎn)生

16、穩(wěn)定的中斷請求信號可屏蔽該中斷請求信號可清除該中斷請求信號軟件需完成的功能：產(chǎn)生中斷請求允許信號產(chǎn)生中斷請求復(fù)位信號裝載中斷服務(wù)子程序 將用戶中斷服務(wù)子程序的入口地址放入中斷向量表38中斷的軟件判優(yōu)法至CPU的INTR引腳+由外設(shè)設(shè)置的中斷請求寄存器12345678可由程序設(shè)置的中斷允許寄存器12345678 設(shè)備優(yōu)先級由軟件查詢流程確定。試畫出工作流程；考慮如何得到中斷類型號；39中斷優(yōu)先權(quán)編碼電路 8-3編碼器A2A1A0B2B1B0比較器AB12中斷請求信號+至CPU的INTR引腳優(yōu)先權(quán)失效信號+優(yōu)先權(quán)寄存器CPU 1 2 3 4 5 6 78可由程序設(shè)置的中斷允許寄存器由外設(shè)設(shè)置的中斷

17、請求寄存器1 2 3 4 5 6 78 設(shè)備優(yōu)先級由編碼器連接方式確定。40 設(shè)備優(yōu)先級由鏈?zhǔn)诫娐愤B接順序確定。菊花鏈?zhǔn)脚抨犽娐稡1 B2H1 H2 G1 G2 CPU的中斷響應(yīng)信號INTA到設(shè)備1的中斷響應(yīng)信號輸出到設(shè)備2的中斷響應(yīng)信號輸出到設(shè)備7的中斷響應(yīng)信號輸出到設(shè)備8的中斷響應(yīng)信號輸出1 2 3 4 5 6 78可由程序設(shè)置的中斷允許寄存器由外設(shè)設(shè)置的中斷請求寄存器至CPU的INTR引腳+1 2 3 4 5 6 78A1 A2 41接口的程序中斷方式426.3.3 直接存儲器訪問（DMA）方式程序查詢傳送方式的特點電路簡單不能實時響應(yīng)適用于簡單的無實時性要求的場合需要CPU參與程序中斷

18、傳送方式的特點實時響應(yīng)，需要中斷控制電路適用于傳輸數(shù)據(jù)量較少，而要求實時性較高的場合需要CPU參與DMA方式解決一次性傳輸大量數(shù)據(jù)一般用于存儲器與I/O之間，CPU不參與傳輸而運行其他程序43數(shù)據(jù)緩沖器地址緩沖器數(shù)據(jù)總線地址總線時序控制邏輯IORMEMRMEMW片選IOWCLK計數(shù)指示總線請求復(fù)位總線仲裁邏輯DMA控制邏輯地址寄存器計數(shù)寄存器狀態(tài)寄存器總線響應(yīng)DMA請求DMA應(yīng)答DMA控制器結(jié)構(gòu)外設(shè)申請DMA操作總線響應(yīng)DMADMAC初始化DMAC傳輸44DMAC具備的功能向CPU發(fā)出總線請求信號HOLD。當(dāng)CPU允許出讓總線控制權(quán)時，能夠接收CPU發(fā)出的總線應(yīng)答信號HLDA，并接管總線進入D

19、MA方式。具有尋址功能，對存儲器及I/O尋址并修改地址指針。具有控制邏輯，能發(fā)出讀/寫控制信號。決定傳輸?shù)淖止?jié)數(shù)，并判斷DMA是否結(jié)束。發(fā)出DMA結(jié)束信號，交出總線權(quán)，使CPU恢復(fù)正常工作狀態(tài)45存儲器CPUDMACI/O地址總線AB總線請求總線響應(yīng)DMA請求DMA響應(yīng)數(shù)據(jù)總線DB控制總線CBDMA傳送過程I/ODMA請求DMAC總線請求CPU總線響應(yīng)DMA響應(yīng)可在I/O設(shè)備和存儲器之間直接傳送數(shù)據(jù)。傳送時，源和目的均直接由硬件指定。傳輸?shù)臄?shù)據(jù)塊長度需要指定，計數(shù)由硬件自動進行。在一批數(shù)據(jù)傳輸完成后，一般通過中斷方式通知CPU進行后續(xù)處理。CPU和I/O設(shè)備能在一定程度上并行工作，效率高。一般

20、用于高速批量數(shù)據(jù)的傳輸 466.4 并行接口無握手并行接口最簡單的直接數(shù)據(jù)輸出或輸入 47 按鍵接口線性鍵盤每一個按鍵需要占用I/O端口的一根口線矩陣鍵盤所有按鍵按行、列排列，較節(jié)約I/O口線非編碼鍵盤：主CPU處理按鍵的操作，降低了主CPU的效率編碼鍵盤：使用專用的CPU（單片機）處理按鍵操作，緩減主CPU的負(fù)擔(dān)并行端口VCC48矩陣鍵盤結(jié)構(gòu) 8位并行輸入端口8位并行輸出端口+5V10k10k10k10k第0行第1行第2行第7行第0列第1列第2列第3列第7列49行掃描法（一） 第一步：判斷是否有鍵按下 輸出端口的各位都為低電平，即各列都為0 讀取輸入端口數(shù)據(jù)，如果輸入不等于FFH，則有鍵被按

21、下 MOVAL，00H；MOVDX，OUTPORT；OUTDX，ALMOVDX，INPORT；IN AL，DX；CMPAL，0FFH50行掃描法(二）第二步：確定按鍵號確定按鍵的列數(shù)：輸出掃描值，使某一列為低電平，其它列為高電平；讀取行值，看是否有行線處于低電平 確定按鍵的行數(shù)：循環(huán)右移行值，直到為0 51行掃描法程序流程 是否有一行接地？鍵盤命令處理是進位位為0？否掃描值循環(huán)左移一位，使下一列為低電平鍵號+8，計數(shù)值-1否讀進行值行值循環(huán)右移一位是結(jié)束是全部掃描完？否設(shè)鍵號=0，計數(shù)器=列數(shù)行掃描初值=11111110B輸出掃描值，使某一行為低電平MOVBL，0MOVDL，8MOVCL，0F

22、EHMOV AL，CLOUT OUTPORT，AL IN AL，INPORTCMPAL，0FFH ROLAL，1MOVCL，AL RCR AL，1JNC PROCINC BL鍵值+152數(shù)碼管結(jié)構(gòu)共陰結(jié)構(gòu)：輸入控制端為高電平時，對應(yīng)的LED亮共陽結(jié)構(gòu)：輸入控制端為低電平時，對應(yīng)的LED亮多位數(shù)碼管組成的數(shù)碼顯示屏可以有動態(tài)和靜態(tài)兩種顯示方式53數(shù)碼屏顯示方式靜態(tài)顯示：顯示位數(shù)少時使用各位（8段）輸入控制端分別與接口電路的輸出端相連；各段（LED）恒定地導(dǎo)通或截止；占用I/O口：8*N動態(tài)顯示：顯示位數(shù)多時使用各位共享輸入控制端；需同時進行位選（選中被點亮的位）和段選（輸入控制端確定各LED的發(fā)

23、光情況）各位輪流顯示一遍的總時間不能過長(不大于20ms占用I/O口:8N5468數(shù)碼顯示屏靜態(tài)顯示接口55并行輸出端口(帶鎖存功能)并行輸出端口（帶鎖存功能）D0D7D7D6D5D4D3D2D1D0D5D4D3D2D1D0位0位1位2位3位4位5D0D7段選位選圖 6個數(shù)碼管的顯示接口電路OUT SEGPORT,AL ; AL=76H “H”MOV AL,0DFH ; CL=1101,111176HOUT BITPORT,AL ; AL=CL=1101,11110 1 1 1 1 1INC DIMOV AL,DI ; AL=79HH79H1 0 1 1 1 1EOUT SEGPORT,AL

24、; AL=79H “E”ROR CL ; CL=1110,1111OUT BITPORT,AL ; AL=CL=1110,1111566.4.2 帶握手信號的并行接口輸入設(shè)備發(fā)出的選通信號CPU讀接口中的狀態(tài)緩沖寄存器，以確定外設(shè)是否準(zhǔn)備好若READY=1，說明外設(shè)已將數(shù)據(jù)送到接口，CPU讀數(shù)據(jù)端口，同時數(shù)據(jù)端口的讀信號將接口中的D觸發(fā)器清零，完成本次數(shù)據(jù)傳送576.4.2 帶握手信號的并行接口若BUSY=0，CPU向數(shù)據(jù)端口寫入需發(fā)送的數(shù)據(jù)，同時將接口中的D觸發(fā)器置1，即令BUSY=1輸出設(shè)備從接口的數(shù)據(jù)鎖存器中讀出數(shù)據(jù)；輸出設(shè)備發(fā)出響應(yīng)信號ACK將接口中的D觸發(fā)器清零，即令BUSY=0，完

25、成本次數(shù)據(jù)傳送。CPU讀接口中的狀態(tài)緩沖寄存器，并檢查狀態(tài)信息以確定外設(shè)是否可以接收數(shù)據(jù)；58雙向傳輸接口59模/數(shù)轉(zhuǎn)換接口606.4.3 可編程并行接口允許用戶通過寫入不同的控制字改變其工作方式工作模式選擇寄存器、中斷允許寄存器、上拉使能寄存器、三態(tài)使能寄存器和多功能選擇寄存器I/O引腳上拉控制位三態(tài)輸出控制位I/O數(shù)據(jù)輸出復(fù)用信號輸出多功能復(fù)用選擇位毛刺濾除毛刺濾除控制位邊沿檢測中斷允許位其他I/O中斷請求信號PIO中斷請求信號I/O數(shù)據(jù)輸入I/O中斷狀態(tài)電源61可編程并行接口數(shù)據(jù)總線緩沖器、讀/寫控制邏輯、輸入/輸出端口(A、B和C)、可編程控制寄存器等62工作方式控制字1D7D6D5D

26、4D3D2D1D00 輸出1 輸入PC3PC0B口0 輸出1 輸入0 方式01 方式1B口工作方式PC7PC40 輸出1 輸入A口0 輸出1 輸入特征位，D7=1表示是方式控制字A口工作方式00 方式001 方式11x 方式263方式1聯(lián)絡(luò)信號A、B端口均可工作于方式1，C口線需要作為A/B的聯(lián)絡(luò)信號未使用的C口線，可作為普通I/O使用6465方式2聯(lián)絡(luò)信號只有A端口可工作于方式2，C口線需要作為其聯(lián)絡(luò)信號A/B工作方式可獨立設(shè)置，不相關(guān)聯(lián)660D7D6D5D4D3D2D1D00 復(fù)位1 置位設(shè)置內(nèi)容特征位，D7=0表示是C口按位置位/復(fù)位控制字無意義選擇操作位C口置/復(fù)位控制字D3 D2 D

27、1C端口位0 0 0PC00 0 1PC10 1 0PC20 1 1PC31 0 0PC41 0 1PC51 1 0PC61 1 1PC76768當(dāng)端口A工作于方式2時，端口B可以工作在方式0或方式1；可以作為輸入，也可以作為輸出。此時端口C的各位的功能如下圖所示。6.5 串行接口實現(xiàn)數(shù)據(jù)的串/并、并/串轉(zhuǎn)換實現(xiàn)串行數(shù)據(jù)的格式化(如自動加入起始位、校驗位或同步字符等實現(xiàn)差錯控制（如異步通信中的幀格式錯、奇偶校驗錯、溢出錯等實現(xiàn)接口間聯(lián)絡(luò)信號的解釋和控制69I2C接口包括分頻寄存器、地址寄存器、數(shù)據(jù)寄存器、控制寄存器和狀態(tài)寄存器等多個可以編程的寄存器內(nèi)部總線中斷IRQ地址線數(shù)據(jù)線數(shù)據(jù)復(fù)用器地址譯碼器起始、停止、仲裁控制時鐘控制I2C狀態(tài)寄存器I2C數(shù)據(jù)寄存器I2C控制寄存器I2C地址寄存器I2C分頻寄存器輸入同步輸入/輸出數(shù)據(jù)移位寄存器地址比較器SCLSDA70I2C總線時序及過程示意圖START起始狀態(tài)、尋址、數(shù)據(jù)傳送方向、從接口應(yīng)答、數(shù)據(jù)傳送、數(shù)據(jù)應(yīng)答及STOP結(jié)束狀態(tài)，如圖中的A、B、C、D、E、F所標(biāo)示71SPI接口同步全雙工串行接口接收緩存寄存器接收移位寄存器發(fā)送控制寄存器接收時鐘控制發(fā)送緩存寄存器發(fā)送移位寄存器控制寄存器時鐘源時鐘源選擇與分頻器接收控制寄存器SOMI時鐘相