《微機(jī)原理及接口技術(shù)》全套電子課件教案- 8086的總線操作和時(shí)序

1、第五章8086的總線操作和時(shí)序第一節(jié) 概述一、指令周期總線周期和T狀態(tài) 微處理器簡(jiǎn)單工作過程： (1) 取出指令 (2) 分析指令 (3) 執(zhí)行指令1.指令周期 執(zhí)行一條指令所需要的時(shí)間。2.總線周期 指令周期分為一個(gè)個(gè)總線周期。如取指周期，存儲(chǔ)器讀等。3.T狀態(tài) 每個(gè)總線周期通常包含4個(gè)T狀態(tài)(T1T4)，每個(gè)T狀態(tài)就是時(shí)鐘周期。二、學(xué)習(xí)CPU時(shí)序的目的1.有利于深入了解指令的執(zhí)行過程。2.編程時(shí)，適中選用指令，縮短指令的存儲(chǔ)空間和執(zhí)行時(shí)間。3.連接時(shí)考慮時(shí)序配合。4.實(shí)時(shí)控制。第二節(jié) 8086 引腳功能最小模式 MN/MX接+5V最大模式 MN/MX接地一、最小模式中引腳定義AD15AD0

2、(輸入/輸出，三態(tài))Address Data Bus 地址/數(shù)據(jù)總線，分時(shí)復(fù)用。 T1傳地址，T2T4傳數(shù)據(jù)，DMA方式三態(tài)。A19/S6A16/S3(輸出，三態(tài))Address/Status 地址/狀態(tài)線，分時(shí)復(fù)用。 T1：地址高4位 T2 T4 ：狀態(tài)線 DMA：浮空 RD(輸出，三態(tài)) Read 讀信號(hào)，低電平有效，DMA時(shí)浮空WR(輸出，三態(tài)) Write 寫信號(hào)，低電平有效，DMA時(shí)浮空M/IO(輸出，三態(tài)) Memor/Input and output 輸入輸出和存儲(chǔ)器控制信號(hào)，低為訪問I/O，高為訪問存儲(chǔ)器， DMA時(shí)浮空。ALE(輸出)Address Latch Enable

3、地址鎖存允許信號(hào)，高電平有效,把AD0 AD15，A16 A19地址鎖存到地址鎖存器。 26 DEN(輸出，三態(tài))Data Enable 數(shù)據(jù)允許信號(hào)，低電平有效，作為8286/8287數(shù)據(jù)收發(fā)器的輸出允許信號(hào)，DMA時(shí)三態(tài)。DT/R(輸出，三態(tài))Data Transmit/Receive 數(shù)據(jù)發(fā)送/接收控制信號(hào)，作為8286/8287的數(shù)據(jù)傳送方向控制，1 CPU發(fā)送 0 接收，DMA時(shí)三態(tài)READY(輸入)Ready 準(zhǔn)備就緒信號(hào)，高電平，由存儲(chǔ)器或I/O端口發(fā)來的響應(yīng)信號(hào)，表示已準(zhǔn)備好。RESET(輸入) 復(fù)位信號(hào)，高電平有效。INTR(輸入)Interrupt Request 可屏蔽中

4、斷請(qǐng)求信號(hào)，高電平有效。INTA(輸出)Interrupt Acknowledge 中斷響應(yīng)信號(hào)，低電平有效。NMI(輸入)Non-Maskable Interrupt 非屏蔽中斷請(qǐng)求信號(hào)，邊沿觸發(fā)。TEST(輸入) 測(cè)試信號(hào)，低電平有效，CPU執(zhí)行WAIT指令，檢測(cè)TEST，為低繼續(xù)工作，為高CPU進(jìn)入空轉(zhuǎn)狀態(tài)，等待。 HOLD和HLDA 系統(tǒng)總線的控制權(quán)HOLD(輸入)Hold Request 總線請(qǐng)求信號(hào)，高電平有效，別的設(shè)備要占用總線，提出。HLDA(輸出)Hold Acknowledge 總線響應(yīng)信號(hào)，高電平有效，CPU一但測(cè)試到HOLD有效，如CPU允許讓出總線，在當(dāng)前總線周期的T

5、4發(fā)出HLDA，讓出總線使用權(quán)，置三態(tài)。BHE/S7 T1：輸出BHE信號(hào)，表示高8位數(shù)據(jù)線 AD15AD0上數(shù)據(jù)有效； T2T4：輸出狀態(tài)信號(hào)S7。 CLK(輸入)Clock 時(shí)鐘信號(hào)，5MHZVcc +5V GND 電源地1 402 393 384 375 366 357 348 339 3210 3111 3012 2913 2814 2715 2616 2517 2418 2319 2220 21GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S

6、6BHE/S7MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2(M/IO)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREADYRESET二、最大模式中引腳定義 24 31腳定義如下：S2、S1、S0 (輸出，三態(tài)) Bus Cycle Status 總線周期狀態(tài)信號(hào) P.207，表4-2S2S1S0性 能000中斷響應(yīng)001讀I/O口010寫I/O口011暫停100取指101讀存儲(chǔ)器110寫存儲(chǔ)器111無源RQ/GT0，RQ/GT1(輸入/輸出，三態(tài)) Request/Grant 總線請(qǐng)求信號(hào)輸入/總線請(qǐng)求允許信號(hào)輸出。LOCK(

7、輸出，三態(tài)) 總線封鎖信號(hào)，低電平有效，別的總線主設(shè)備不能獲得對(duì)系統(tǒng)總線的控制。QS1、QS0(輸出)Instruction Queue Status 指令隊(duì)列狀態(tài)信號(hào)，高電平有效，指出CPU中指令隊(duì)列當(dāng)前的狀態(tài)。 8086最根本的總線周期是CPU與存儲(chǔ)器(或外設(shè))進(jìn)行通信。1.存儲(chǔ)器讀周期和存儲(chǔ)器寫周期2.輸入輸出周期3.空轉(zhuǎn)周期4.中斷響應(yīng)周期5.系統(tǒng)復(fù)位6.CPU進(jìn)入和退出保持狀態(tài)的時(shí)序第三節(jié) 8086典型時(shí)序分析 總線(Bus)傳送信息的公共通路。 1.總線的分類 總線類型：數(shù)據(jù)總線，地址總線，控制總線，電源線，地線等。 (1) 片級(jí)總線 元件級(jí)總線，用于芯片間的互連。 (2) 系統(tǒng)總線 內(nèi)總線，板級(jí)總線，微機(jī)總線，用于微機(jī)內(nèi)各種插件板間的連線。 (3) 外總線 通信總線，用于微機(jī)間，微機(jī)系統(tǒng)與其它設(shè)備間通信。第四節(jié) 總線2