基本IO電路接口設(shè)計(jì)

1、七基本1=I/O接口電路設(shè)計(jì)實(shí)驗(yàn)1、實(shí)驗(yàn)?zāi)康恼莆栈綢/O接口電路的設(shè)計(jì)方法。熟練匯編語言I/O端口操作指令的使用。2、實(shí)驗(yàn)內(nèi)容及說明利用三態(tài)緩沖器74LS245、鎖存器74LS374設(shè)計(jì)微機(jī)總線和外部設(shè)備的數(shù)據(jù) 通道，實(shí)現(xiàn)微機(jī)對(duì)外部輸入數(shù)據(jù)的讀取和對(duì)輸出數(shù)據(jù)的輸出。用開關(guān)及LED顯示 單元的開關(guān)和數(shù)據(jù)燈作為輸入和輸出顯示設(shè)備，將讀到開關(guān)的數(shù)據(jù)顯示在數(shù)據(jù)燈 上。3、實(shí)驗(yàn)原理輸入接口設(shè)計(jì)輸入接口一般用三態(tài)緩沖器實(shí)現(xiàn)，外部設(shè)備輸入數(shù)據(jù)通過三態(tài)緩沖器，通過 數(shù)據(jù)總線傳送給微機(jī)系統(tǒng)。74LS245是一種8通道雙向的三態(tài)緩沖器，其管腳結(jié) 構(gòu)如圖所示。DIR引腳控制緩沖器數(shù)據(jù)方向，DIR為1表示數(shù)據(jù)由A7

2、:0至 B7:0，DIR為0表示數(shù)據(jù)由B7:0至A7:0。G引腳為緩沖器的片選信號(hào)，低 電平有效。輸出接口設(shè)計(jì)輸出接口一般用鎖存器實(shí)現(xiàn)，從總線送出的數(shù)據(jù)可以暫存在鎖存器中。74LS374是一種8通道上沿觸發(fā)鎖存器。其管腳結(jié)構(gòu)如圖所示。D7:0為輸入數(shù) 據(jù)線，Q7:0為輸出數(shù)據(jù)線。CLK引腳為鎖存控制信號(hào)，上升沿有效。當(dāng)上升沿 到時(shí)，輸出數(shù)據(jù)線鎖存輸入數(shù)據(jù)線上的數(shù)據(jù)。OE引腳為鎖存器的片選信號(hào)，低 電平有效。OEc Q。一 DO DI Qi一 Q2一 D2 D3 Q3一 GND102019181774LS374 邕1413VCC Q7 D7 D6 Q6 Q5 D5 D4 Q4 CLK輸入輸出接口

3、設(shè)計(jì)用74LS245和74LS374可以組成一個(gè)輸入輸出接口電路，既實(shí)現(xiàn)數(shù)據(jù)的輸入 又實(shí)現(xiàn)數(shù)據(jù)的輸出，輸入輸出可以占用同一個(gè)端口。是輸入還是輸出用總線讀寫 信號(hào)來區(qū)分?？偩€讀信號(hào)IOR和片選信號(hào)CS相“或”來控制輸入接口 74LS245 的使能信號(hào)G?？偩€寫信號(hào)IOW和片選信號(hào)CS相“或”來控制輸出接口 74LS374 的鎖存信號(hào)CLK。實(shí)驗(yàn)系統(tǒng)中基本輸入輸出單元就實(shí)現(xiàn)了兩組這種的電路，任意 A組的電路連接如圖所示。4、實(shí)驗(yàn)說明及步驟本實(shí)驗(yàn)實(shí)現(xiàn)的是將開關(guān)K7:0的數(shù)據(jù)通過輸入數(shù)據(jù)通道讀入CPU的寄存器，然 后再通過輸出數(shù)據(jù)通道將該數(shù)據(jù)輸出到數(shù)據(jù)燈顯示，該程序循環(huán)運(yùn)行，直到按動(dòng) 鍵盤上任意按鍵再

4、退出程序。實(shí)驗(yàn)程序流程如圖3-1-4所示。參考實(shí)驗(yàn)接線如圖 3-1-5所示。實(shí)驗(yàn)步驟如下。確認(rèn)從PC機(jī)引出的兩根扁平電纜已經(jīng)連接在實(shí)驗(yàn)平臺(tái)上。參考圖3-1-5所小連接實(shí)驗(yàn)線路。首先運(yùn)行CHECK程序，查看并記錄與片選信號(hào)對(duì)應(yīng)的I/O端口始地址。參考實(shí)驗(yàn)流程圖編寫程序，注意使用正確的端口地址，然后編譯鏈接。運(yùn)行程序，撥動(dòng)開關(guān)，觀看數(shù)據(jù)燈說BMI致匣t鼎壬*，k-B： ：I們I、.：D2|A0荔基本輸 =入箱出1A7/L OEOA 9 壓a$ ttKCCKO KJKS7 .開美及KL5 LED恨小DD中元D7DED15附錄：匯編程序源碼;Tio.asm；基本I/O接口電路設(shè)計(jì)實(shí)驗(yàn)；*根據(jù)CHECK

5、配置信息修改下列符號(hào)值*IOY0 EQU 0A000H ;片選IOY0對(duì)應(yīng)的端口始地址IOY1 EQU 0A040H ;片選IOY1對(duì)應(yīng)的端口始地址-*4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *4* *

6、4* *4* *4* *4* 個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè)個(gè);*MYIO_A EQU IOY0+00H*4 ;基本輸入輸出單元A組端口地址MYIO B EQU IOY1+00H*4 ;基本輸入輸出單元B組端口地址STACK1 SEGMENT STACKDW 256 DUP(?)STACK1 ENDSCODE SEGMENTASSUME CS:CODESTART: MOV DX,MYIO_A ;讀寫基本I/O單元A組的端口 IN AL,DXOUT DX,ALMOV DX,MYIO_B ;讀寫基本I/O單元B組的端口IN AL,DXOUT DX,ALMOV AH,