關(guān)于eda的計時器

1、eda計時器數(shù)字式計時器在打開儀器電源，特別是開啟電源開關(guān)速度慢時，偶爾儀器會自動進入工作狀態(tài)，這是由于儀器為了保證計時精度，儀器的計時啟動靈敏度極高，易受開關(guān)接點電火花干擾而引起的，此時使用者只要按一下 RET 鍵，就可回到原始狀態(tài)。1. 將從心理學實驗儀器上引出的引線插頭插入本機的輸入插座，（注意插頭在插入之前，請認準插頭和插座上的方向一一對應(yīng)，絕對不能錯位）。2. 打開電源開關(guān)，顯示“ 0000.00 ”計時顯示狀態(tài)。計時開始。3. 當實驗結(jié)束時，計時停止，得到實驗數(shù)據(jù)。4. 如要再次進行實驗，可按 RET 按鈕，儀器復(fù)位，就可進行下一次實驗計時范圍 0.009999.99秒 計時精度顯

2、示誤差 1/100 秒 計數(shù)范圍 0 999 次重量 0.3 公斤 電源 交流 220 22 伏電子設(shè)計自動化（英語：Electronic design automation，縮寫：EDA）是指利用計算機輔助設(shè)計（CAD）軟件，來完成超大規(guī)模集成電路（VLSI）芯片的功能設(shè)計、綜合、驗證、物理設(shè)計（包括布局、布線、版圖、設(shè)計規(guī)則檢查等）等流程的設(shè)計方式。在電子設(shè)計自動化出現(xiàn)之前，設(shè)計人員必須手工完成集成電路的設(shè)計、布線等工作，這是因為當時所謂集成電路的復(fù)雜程度遠不及現(xiàn)在。工業(yè)界開始使用幾何學方法來制造用于電路光繪（photoplotter）的膠帶。到了1970年代中期，開發(fā)人應(yīng)嘗試將整個設(shè)計過

3、程自動化，而不僅僅滿足于自動完成掩膜草圖。第一個電路布局、布線工具研發(fā)成功。設(shè)計自動化研討會（Design Automation Conference）在這一時期被創(chuàng)立，旨在促進電子設(shè)計自動化的發(fā)展。1電子設(shè)計自動化發(fā)展的下一個重要階段以卡弗爾米德（Carver Mead）和琳康維于1980年發(fā)表的論文超大規(guī)模集成電路系統(tǒng)導論（Introduction to VLSI Systems）為標志。這一篇具有重大意義的論文提出了通過編程語言來進行芯片設(shè)計的新思想。如果這一想法得到實現(xiàn)，芯片設(shè)計的復(fù)雜程度可以得到顯著提升。這主要得益于用來進行集成電路邏輯仿真、功能驗證的工具的性能得到相當?shù)母纳啤ｋS著計

4、算機仿真技術(shù)的發(fā)展，設(shè)計項目可以在構(gòu)建實際硬件電路之前進行仿真，芯片布局、布線對人工設(shè)計的要求降低，而且軟件錯誤率不斷降低。直至今日，盡管所用的語言和工具仍然不斷在發(fā)展，但是通過編程語言來設(shè)計、驗證電路預(yù)期行為，利用工具軟件綜合得到低抽象級（或稱“后端”）物理設(shè)計的這種途徑，仍然是數(shù)字集成電路設(shè)計的基礎(chǔ)。從1981年開始，電子設(shè)計自動化逐漸開始商業(yè)化。1984年的設(shè)計自動化會議（Design Automation Conference）上還舉辦了第一個以電子設(shè)計自動化為主題的銷售展覽。Gateway設(shè)計自動化在1986年推出了一種硬件描述語言Verilog，這種語言在現(xiàn)在是最流行的高級抽象設(shè)計

5、語言。1987年，在美國國防部的資助下，另一種硬件描述語言VHDL被創(chuàng)造出來?，F(xiàn)代的電子設(shè)計自動化設(shè)計工具可以識別、讀取不同類型的硬件描述。根據(jù)這些語言規(guī)范產(chǎn)生的各種仿真系統(tǒng)迅速被推出，使得設(shè)計人員可對設(shè)計的芯片進行直接仿真。后來，技術(shù)的發(fā)展更側(cè)重于邏輯綜合。數(shù)字集成電路的設(shè)計都比較模塊化（參見集成電路設(shè)計、設(shè)計收斂（Design closure）和設(shè)計流（Design flow (EDA)）。半導體器件制造工藝需要標準化的設(shè)計描述，高抽象級的描述將被編譯為信息單元（cell）的形式。設(shè)計人員在進行邏輯設(shè)計時尚無需考慮信息單元的具體硬件工藝。利用特定的集成電路制造工藝來實現(xiàn)硬件電路，信息單元就

6、會實施預(yù)定義的邏輯或其他電子功能。半導體硬件廠商大多會為它們制造的元件提供“元件庫”，并提供相應(yīng)的標準化仿真模型。相比數(shù)字的電子設(shè)計自動化工具，模擬系統(tǒng)的電子設(shè)計自動化工具大多并非模塊化的，這是因為模擬電路的功能更加復(fù)雜，而且不同部分的相互影響較強，而且作用規(guī)律復(fù)雜，電子元件大多沒有那么理想。Verilog AMS就是一種用于模擬電子設(shè)計的硬件描述語言。此文，設(shè)計人員可以使用硬件驗證語言來完成項目的驗證工作最新的發(fā)展趨勢是將集描述語言、驗證語言集成為一體，典型的例子有SystemVerilog。隨著集成電路規(guī)模的擴大、半導體技術(shù)的發(fā)展，電子設(shè)計自動化的重要性急劇增加。這些工具的使用者包括半導體器件制造中心的硬件技術(shù)人員，他們的工作是操作半導體器件制造設(shè)備并管理整個工作車間。一些以設(shè)計為主要業(yè)務(wù)的