微電子學(xué)概論Chap03課件

1、大規(guī)模集成電路基礎(chǔ)3. 1半導(dǎo)體集成電路概述集成電路（Integrated Circuit，IC）芯片（Chip, Die） 硅片（Wafer）集成電路的成品率：Y=硅片上好的芯片數(shù)硅片上總的芯片數(shù)100%成品率的檢測，決定工藝的穩(wěn)定性，成品率對集成電路廠家很重要集成電路發(fā)展的原動力：不斷提高的性能/價格比集成電路發(fā)展的特點：性能提高、價格降低集成電路的性能指標(biāo)： 集成度 速度、功耗 特征尺寸 可靠性主要途徑：縮小器件的特征尺寸、 增大硅片面積功耗 延遲積集成電路的關(guān)鍵技術(shù)：光刻技術(shù)(DUV)縮小尺寸：0.250.18mm增大硅片：8英寸12英寸亞0.1mm：一系列的挑戰(zhàn)，亞50nm：關(guān)鍵問題

2、尚未解決新的光刻技術(shù)： EUV SCAPEL(Bell Lab.的E-Beam) X-ray集成電路的制造過程： 設(shè)計 工藝加工 測試 封裝定義電路的輸入輸出（電路指標(biāo)、性能）原理電路設(shè)計電路模擬(SPICE)布局(Layout)考慮寄生因素后的再模擬原型電路制備測試、評測產(chǎn)品工藝問題定義問題不符合不符合集成電路產(chǎn)業(yè)的發(fā)展趨勢：獨立的設(shè)計公司（Design House）獨立的制造廠家（標(biāo)準(zhǔn)的Foundary）集成電路類型：數(shù)字集成電路、模擬集成電路數(shù)字集成電路基本單元：開關(guān)管、反相器、組合邏輯門模擬集成電路基本單元：放大器、電流源、電流鏡、轉(zhuǎn)換器等3.2.1 MOS開關(guān)及其等效電路：MOS管工

3、作在可變電阻區(qū)，輸出低電平: MOS管截止， 輸出高電平當(dāng)I VTMOS管相當(dāng)于一個由vGS控制的無觸點開關(guān)。MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。MOS管截止，相當(dāng)于開關(guān)“斷開”輸出為低電平。當(dāng)輸入為低電平時：當(dāng)輸入為高電平時：3.2.2 CMOS 反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止導(dǎo)通10 V10 V10V 0V導(dǎo)通截止0 VVTN = 2 VVTP = - 2 V邏輯圖邏輯表達式vi (A)0vO(L)1邏輯真值表10P溝道MOS管輸出特性曲線坐標(biāo)變換輸入高電平

4、時的工作情況輸入低電平時的工作情況作圖分析：2. 電壓傳輸特性和電流傳輸特性VTN電壓傳輸特性3.CMOS反相器的工作速度在由于電路具有互補對稱的性質(zhì)，它的開通時間與關(guān)閉時間是相等的。平均延遲時間：10 ns。 帶電容負載A BTN1 TP1 TN2 TP2L0 00 11 01 1截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1110與非門1.CMOS 與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)電路結(jié)構(gòu)(b)工作原理VTN = 2 VVTP = - 2 V0V10VN輸入的與非門的電路?輸入端增加有什么問題?3.2.3 CMOS 邏輯門或非

5、門2.CMOS 或非門+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止導(dǎo)通截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通1000AB10V10VVTN = 2 VVTP = - 2 VN輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問題?3. 異或門電路=AB3.2.4 CMOS傳輸門(雙向模擬開關(guān)) 1. CMOS傳輸門電路電路邏輯符號I / Oo/ IC等效電路2、CMOS傳輸門電路的工作原理 設(shè)TP:|VTP|=2V， TN:VTN=2VI的變化范圍為5V到+5V。 5V+5V5V到+5VGSN0, TP截止1）當(dāng)c

6、=0， c =1時c=0=-5V， c =1=+5V C TP vO/vI vI/vO +5V 5V TN C +5V5VGSP= 5V (3V+5V)=2V 10VGSN=5V (5V+3V)=(102)V b、I=3V5VGSNVTN, TN導(dǎo)通a、I=5V3VTN導(dǎo)通，TP導(dǎo)通GSP |VT|, TP導(dǎo)通C、I=3V3V2）當(dāng)c=1， c =0時傳輸門組成的數(shù)據(jù)選擇器C=0TG1導(dǎo)通, TG2斷開 L=XTG2導(dǎo)通, TG1斷開 L=YC=1傳輸門的應(yīng)用3.3 半導(dǎo)體存儲器基礎(chǔ)3.3.1 半導(dǎo)體存儲器的結(jié)構(gòu)框圖 存儲1或0的電路稱為存儲單元，存儲單元的集合形成存儲陣列（通常按行列排成矩陣

7、）。 字:存儲陣列中二進制數(shù)據(jù)的信息單位（與計算機不同?。?。 最小的信息單位是1位（Bit），8位二進制信息稱為1個字節(jié)(Byte)，4位二進制信息則稱為1個半字節(jié)(Nibble)。存儲器由尋址電路、存儲陣列和讀寫電路組成。 存儲單元的總數(shù)定義為存儲器的容量，它等于存儲器的字數(shù)和每字位數(shù)之積。 例如，10位地址碼，每字8位，則存儲容量為 210 Bytes =1024Bytes=1kB=8kbits。 1MB=220B GB=230B 讀操作（亦稱為取數(shù)操作）：輸入地址碼An-1A1A0，尋址電路將地址碼轉(zhuǎn)換成字線上的有效電平選中字存儲單元。在片選信號CS有效（通常是低電平）和讀寫信號為高電平

8、時，讀寫電路通過存儲陣列的位線，將選中的字存儲單元的m位數(shù)據(jù)輸出到數(shù)據(jù)總線上-110（設(shè)存儲陣列按每字m位組織）。 寫操作（亦稱為存數(shù)操作）：輸入地址碼An-1A1A0，尋址電路將地址轉(zhuǎn)換成字線上的有效電平選中字存儲單元。在片選信號CS有效（通常是低電平）和讀寫信號為低電平時，讀寫電路通過存儲陣列的位線將數(shù)據(jù)總線上的m位數(shù)據(jù)-110寫入選中的字存儲單元中保存（設(shè)存儲陣列按每字m位組織）。存儲器具有2種基本的操作：寫操作和讀操作。 在復(fù)雜的數(shù)字系統(tǒng)（例如數(shù)字計算機）中，多個功能電路間利用一組公共的信號線（導(dǎo)線或其他傳導(dǎo)介質(zhì)）實現(xiàn)互連，并分時傳輸信息，這樣的一組信號線稱為總線。 在存儲器中， 數(shù)據(jù)

9、總線-110是雙向總線（輸入/輸出，常用表示I/Om-1，I/O1，I/O0）； 地址總線An-1A1A0和控制總線（CS， ）則是單向總線（輸入）。 在存儲器內(nèi)部，屬于同一位的存儲單元共用位線，陣列中的存儲單元通過位線與讀寫電路交換數(shù)據(jù)。3.3.2 半導(dǎo)體存儲器的分類 隨機讀寫存儲器的寫操作時間和讀操作時間相當(dāng)（都是納秒級），工作時能夠隨時快速地讀出或?qū)懭霐?shù)據(jù)。即工作時讀寫存儲器具有存入和取出數(shù)據(jù)2種功能。 工作時只能快速地讀取已存儲的數(shù)據(jù)、而不能快速地隨時寫入新數(shù)據(jù)的存儲器稱為只讀存儲器（ROMRead Only Memory）。 閃存（Flash Memory）工作時可以進行讀或?qū)懖僮鳎?/p>

10、但閃存的每個存儲單元寫操作時間長，不能隨機寫入數(shù)據(jù)，適合對眾多存儲單元批量地寫入數(shù)據(jù)。 按功能分為只讀存儲器、隨機讀寫存儲器（或稱為存取存儲器）和閃存。 只讀存儲器的寫操作時間(毫秒級)遠比讀操作時間（納秒級）長，數(shù)據(jù)必須在工作前寫入存儲器，上電工作后只能從存儲器中讀出數(shù)據(jù)，才不影響數(shù)字系統(tǒng)的工作速度。 按尋址方式，存儲器分為順序?qū)ぶ反鎯ζ骱碗S機尋址存儲器。 其存儲陣列的存儲單元連接成移位寄存器。有先進先出（FIFOFirst In First Out）和先進后出（FILO- First In Last Out）2種順序?qū)ぶ反鎯ζ鳌?隨機尋址存儲器:可以隨時從任何一個指定地址寫入或讀出數(shù)據(jù)的存

11、儲器。 隨機尋址存儲器的尋址電路通常采用1個或2個譯碼器。 采用隨機尋址方式的隨機讀寫存儲器稱為隨機存取存儲器（RAMRandom Access Memory）。 只讀存儲器（ROM）和閃存也采用隨機尋址方式。 如果掉電（停電）后數(shù)據(jù)丟失，則是易失型存儲器；否則，是非易失型存儲器。 RAM是易失型存儲器，而ROM和閃存是非易失型存儲器。順序?qū)ぶ反鎯ζ魇前吹刂讽樞虼嫒牖蜃x出數(shù)據(jù)。存儲器還可分為易失型存儲器和非易失型存儲器。存儲器的尋址方式和功能存儲器功能尋址方式掉電后說 明隨機存取存儲器（RAM）讀、寫隨機尋址數(shù)據(jù)丟失只讀存儲器（ROM）讀隨機尋址數(shù)據(jù)不丟失工作前寫入數(shù)據(jù)閃存（Flash Mem

12、ory）讀、寫隨機尋址數(shù)據(jù)不丟失先進先出存儲器（FIFO）讀、寫順序?qū)ぶ窋?shù)據(jù)丟失先進后出存儲器（FILO）讀、寫順序?qū)ぶ窋?shù)據(jù)丟失3.3.3 隨機存取存儲器（RAM） 存儲單元是存儲器的核心。根據(jù)存儲單元記憶0或1的原理，隨機存取存儲器分為靜態(tài)隨機存儲器（SRAMStatic RAM）和動態(tài)隨機存取存儲器(DRAMDynamic RAM)。 按所用元件的不同，分雙極型和MOS型兩種。 鑒于MOS電路具有功耗低、集成度高的優(yōu)點，目前大容量的存儲器都是MOS型存儲器。1. SRAM的靜態(tài)存儲單元 SRAM的存儲單元是用基本RS觸發(fā)器記憶0或1的靜態(tài)存儲單元。T1T4構(gòu)成CMOS基本RS觸發(fā)器，存儲0

13、或1。1. SRAM的靜態(tài)存儲單元T5和T6是行字線Xi選通基本RS觸發(fā)器的NMOS開關(guān)管，實現(xiàn)基本RS觸發(fā)器的三態(tài)輸入/輸出，即開關(guān)管導(dǎo)通時傳遞0或1，截止時為高阻態(tài)。T7和T8則是列字線Yj選通基本RS觸發(fā)器的NMOS開關(guān)管，控制位線與讀寫電路的連接。T7、T8和讀寫電路也是一列共用的部分三態(tài)門當(dāng)Xi=Yj=1時，T5T8導(dǎo)通，將基本RS觸發(fā)器與讀/寫電路相連。 如果CS=0、 ，則三態(tài)門緩沖器G1和G2為高阻態(tài)，而G3為工作態(tài)。基本RS觸發(fā)器的狀態(tài)輸出到數(shù)據(jù)總線上，即Dk=Q，實現(xiàn)讀操作。 如果CS=0、 ，則三態(tài)門緩沖器G1和G2為工作態(tài)，而G3為高阻態(tài)。輸入電路強制基本RS觸發(fā)器的狀

14、態(tài)與輸入數(shù)據(jù)Dk一致，即Q=Dk，實現(xiàn)寫操作。 當(dāng)CS=1時，三態(tài)門緩沖器G1、G2和G3為高阻態(tài)，數(shù)據(jù)總線Dk為高阻態(tài)?；綬S觸發(fā)器既不能輸出，也不能接受數(shù)據(jù)。010高阻1工作態(tài)0工作100高阻三態(tài)門當(dāng)Yj=0時，T7和T8截止，基本RS觸發(fā)器同樣不能與讀/寫電路相連，其狀態(tài)保持不變，存儲單元同樣未被選中。顯然，當(dāng)?shù)綦姇r基本RS觸發(fā)器的數(shù)據(jù)丟失，所以，SRAM是揮發(fā)型存儲器。當(dāng)Xi=0時，T5和T6截止，基本RS觸發(fā)器不能與讀/寫電路相連，其狀態(tài)保持不變，存儲單元未被選中。本單元不影響同列的其他存儲單元與位線交換數(shù)據(jù)。2.基本SRAM的結(jié)構(gòu)32行16列的存儲陣列，組成256字2位的存儲結(jié)構(gòu)

15、。雙地址譯碼高電平有效存儲單元T1T6位線開關(guān)管T7、T8512OE是輸出使能，低電平有效；片選信號為： 低電平有效；存儲容量：8kB=8k8bit =810248bit =65536bit靜態(tài)隨機存取存儲器MCM6264MCM6264的功能表E1E2OEA12A0D7D0方式1Z未選中0Z未選中0111A12A0Z輸出禁止0101A12A0O讀010A12A0I寫Z-高阻態(tài)O-數(shù)據(jù)輸出I-數(shù)據(jù)輸入3. SRAM的操作定時 為了保證存儲器準(zhǔn)確無誤地工作，作用到存儲器的地址、數(shù)據(jù)和控制信號必須遵守一定的時間順序，即操作定時。(1) 讀周期 讀操作要求指定字存儲單元的地址、片選信號和輸出使能有效，

16、讀寫信號為高電平。信號作用順序是:1)指定字存儲單元的地址有效；2)片選信號和輸出使能有效，即由高變低；3)經(jīng)過一定時間后，指定字存儲單元的數(shù)據(jù)輸出到數(shù)據(jù)總線上。 (2)寫周期 寫操作要求指定字存儲單元的地址、片選信號和讀寫信號有效 。1)指定字存儲單元的地址有效；2)片選信號有效，即由高變低；3)待寫入的數(shù)據(jù)有效；4)讀寫信號有效，即由 高變低；數(shù)據(jù)寫入到指定的字存儲單元。 對于大多數(shù)的SRAM，讀周期和寫周期相近，一般為幾十個納秒。 信號間的定時關(guān)系4. 同步SRAM和異步SRAM 解決的辦法是：SRAM與CPU共用系統(tǒng)時鐘，CPU在時鐘的有效沿前給出SRAM需要的地址、數(shù)據(jù)、片選、輸出使

17、能和讀寫信號，時鐘有效沿到則將它們存于SRAM的寄存器中；CPU不必等待，可以執(zhí)行其他指令，直到SRAM完成CPU要求的讀或?qū)懖僮?，通知CPU做相應(yīng)的處理。之后，CPU與SRAM又可以進行下一次信息交換。 在計算機中，SRAM通常存儲中央處理器（CPU）需要的程序和數(shù)據(jù)。因為SRAM的工作速度遠低于CPU的速度，2者交換信息時CPU必須等待，使計算機達不到理想的工作速度。0 同步SRAM:具有信號同步寄存器的SRAM。否則，稱為異步SRAM。 同步SRAM可以幫助CPU高速執(zhí)行指令，即提高計算機的工作速度。 同步SRAM的核心是異步SRAM(地址譯碼器和存儲陣列)；同步SRAM與器件外部連接的

18、地址、數(shù)據(jù)、片選、輸出使能和讀寫信號均在時鐘CP的上升沿鎖存于寄存器中，供SRAM完成讀或?qū)懖僮鳌?為了加速CPU與SRAM的信息交流，同步SRAM通常具有地址爆發(fā)特征。即輸入一個地址碼，同步SRAM可以讀或?qū)懴噜彽亩鄠€地址單元。 假設(shè)計數(shù)器實現(xiàn)2位二進制加法計數(shù)，初態(tài)為00。在爆發(fā)控制（Burst Control）BC=1時，爆發(fā)邏輯電路的輸出如表9.2.2所示。可獲得4個相鄰的址碼，供SRAM進行讀或?qū)懖僮鳌?計數(shù)器 Q1 Q0 =1 =1 & BC CP A0 A1 A0 A1 113.3.4動態(tài)隨機存取存儲器（DRAM）1. DRAM的動態(tài)MOS存儲單元 NMOS管T和存儲電容CS組成

19、動態(tài)存儲單元。 當(dāng)電容存儲有足夠的電荷時，電容電壓為高電平，存儲1； 當(dāng)電容沒有存儲電荷時，電容電壓為低電平，存儲0。 缺點是電容不能長期保持其電荷，必須定期（大約816個mS內(nèi)）補充電荷（稱為刷新操作），比SRAM操作復(fù)雜。 刷新 如果Din=0，則存儲電容CS放電，電荷消失，實現(xiàn)寫0操作。工作原理如下：（1）寫操作G1處于工作態(tài)、當(dāng)Xi=1、Refreh=0G2和G3處于高阻態(tài)，NMOS管T導(dǎo)通。 如果Din=1，則存儲電容CS充電，獲得足夠的電荷，實現(xiàn)寫1操作；100工作高阻10 如果存儲電容CS有電荷：則通過T向位線的分布電容CW放電，位線電壓增加，經(jīng)靈敏放大緩沖器G2輸出1（Dout

20、=1），實現(xiàn)讀1操作； Refresh=1使G3工作，讀出的數(shù)據(jù)通過G3又寫入到存儲電容中（類似于寫操作）。 如果存儲電容CS沒有電荷：則位線電壓不變，靈敏放大緩沖器G2輸出0（Dout=0），實現(xiàn)讀0操作。G1處于高阻態(tài)、G2和G3處于工作態(tài)，NMOS管T導(dǎo)通。（2）讀操作當(dāng)Xi=1、Refreh=1111高阻工作T導(dǎo)通10 由于電容不能長期保持電荷，所以必須對存儲電容定期刷新。 如前所述，讀操作自動刷新選定的存儲單元。但是，讀操作是隨機的，所以，在DRAM中，必須設(shè)置刷新定時電路，定時啟動刷新周期。 對本電路，通過定時讀即可實現(xiàn)定時刷新。(3)刷新操作2.基本DRAM的結(jié)構(gòu)存儲單元是單管動

21、態(tài)存儲單元，排列成1024行1024列的存儲陣列。地址位數(shù)多，通常采用分時復(fù)用輸入地址.高10位地址碼A19 A10首先輸入到10條地址信號線上 ，RAS存入。低10位地址碼A9 A0輸入到10條地址信號線上 ，CAS存入。3. 基本DRAM的讀寫周期 隨后，在讀周期中， ，有效數(shù)據(jù)輸出到Dout；在寫周期中， ，輸入數(shù)據(jù)通過Din寫入到指定單元中保存。 從讀或?qū)懼芷陂_始，RAS和CAS依次變低將行地址和列地址順序送入DRAM并譯碼。4. DRAM的類型除前述的基本DRAM外，為了提高DRAM的訪問速度，出現(xiàn)了快速頁模式DRAM(FPM DRAMFast Page Mode DRAM)、擴展數(shù)

22、據(jù)輸出DRAM (EDO DRAM-Extended Data Output DRAM)、爆發(fā)式擴展數(shù)據(jù)輸出DRAM(BEDO DRAM-Burst Extended Data Output DRAM)和同步DRAM (SDRAM-Synchronous DRAM)。 對于FPM DRAM，輸入一個行地址，其后可輸入多個列地址，它們和行地址分別組成全地址，選中字存儲單元并進行讀或?qū)懖僮鳌U展數(shù)據(jù)輸出DRAM（EDO DRAM）可以擴展輸出數(shù)據(jù)的有效時間，直到CAS再次有效為止，如圖9.2.11的最后一行波形以讀操作為例，操作時序如圖9.2.11。注意，在FPM DRAM中，當(dāng)列地址選通信號CA

23、S無效時，沒有輸出數(shù)據(jù)，見圖9.2.11的倒數(shù)第二行波形。3.3.5 只讀存儲器（ROM）ROM： 工作時只能快速地讀取已存儲的數(shù)據(jù)、而不能快速地隨時寫入新數(shù)據(jù)。優(yōu)點：最突出的特征是掉電后數(shù)據(jù)不丟失，用于存儲數(shù)字系統(tǒng)中固定不變的數(shù)據(jù)和程序 。 ROM分為可編程PROM （Programmable ROM）和掩模ROM(Mask ROM)。 Mask ROM：數(shù)據(jù)是制造過程中寫入的，可永久保存，但使用者不能改寫。 PROM：數(shù)據(jù)是由使用者通過編程工具寫入的。 ROM的尋址方式與RAM相同，采用隨機尋址，即用地址譯碼器選擇字存儲單元。 ROM可以用雙極型或單極型（MOS）元件實現(xiàn)。 1掩模只讀存儲

24、器的存儲單元 NMOS管T是存儲元件。掩模只讀存儲器的存儲單元用半導(dǎo)體元件的有或無表示1或0 制作NMOS管不制作NMOS管 當(dāng)Xi=1、 OE=0時，T導(dǎo)通，位線為低電平，G為工作態(tài)，DOUT=1，存儲單元記憶1。 在圖(b)中，T的柵極與字線Xi不相連。當(dāng)Xi=1、OE=0時，T不導(dǎo)通，位線為 高電平，G為工作態(tài)，DOUT=0，存儲單元記憶0。1001 在圖（a）中，T的柵極與字線Xi相連。10102掩模只讀存儲器的結(jié)構(gòu) 圖中地址譯碼器輸出高電平有效。在存儲陣列中，字線與位線的交叉處是存儲單元，有元件為1，無元件為0 存儲器的數(shù)據(jù)輸出變量是數(shù)據(jù)為1所對應(yīng)的地址變量組成的最小項的邏輯和 。3

25、.3.6 可編程只讀存儲器（PROM）用紫外光擦除的EPROM 記為UV EPROM (Ultraviolet EPROM，常簡記為EPROM). 掩模ROM的存儲數(shù)據(jù)由制造商在生產(chǎn)過程中寫入，對系統(tǒng)設(shè)計者開發(fā)新產(chǎn)品很不方便。因此，出現(xiàn)了由用戶寫入數(shù)據(jù)的可編程ROM（PROM） 可編程ROM分為: 可改寫一次的PROM（沿用PROM的名稱） 可反復(fù)改寫的EPROM(Erasable Programmable ROM) 用電方法擦除的EPROM 記為EEPROM或 E2 PROM (Electrical EPROM).1PROM的存儲單元PROM的存儲單元由一個NMOS管和一個熔絲組成。在編程過

26、程中，編程器產(chǎn)生足夠大的電流注入欲寫0單元，燒斷熔絲；寫1單元則不注入電流。正常工作時，熔絲不會被燒斷，因此，保留熔絲的單元存儲1，燒斷熔絲的單元存儲0。由于燒斷的熔絲不能修復(fù)，故PROM只能編程一次。 2個背靠背的PN結(jié)類型的PROM出廠時全部存儲單元為0。 編程器使承受反向電壓的二極管雪崩擊穿，造成永久短路，寫入1。 鎳鉻鐵合金和多晶硅等效為熔絲型導(dǎo)線，可熔斷為開路。這2類PROM出廠時全部存儲單元為1。熔絲有3種：鎳鉻鐵合金、多晶硅和2個背靠背的PN結(jié)。2UV EPROM的存儲單元可多次編程的EPROM必須采用可修復(fù)的元件。在浮柵上注入足夠的負電荷后，開啟電壓增加，正常的柵源電壓則不能使

27、SIMOS管導(dǎo)通。 UV EPROM使用的可修復(fù)的元件是有兩個柵極的疊柵雪崩注入MOS管(SIMOS）。一個柵極埋置于絕緣材料SiO2中，不引出電極，稱為浮柵。另一個疊于浮柵之上引出電極，稱為控制柵極。浮柵上未注入負電荷前，SIMOS管的開啟電壓低，正常的柵源電壓可使SIMOS 管導(dǎo)通。 浮柵上無電荷時，字線高電平使SIMOS導(dǎo)通，等效為存儲單元有元件，存儲1； 浮柵上有電荷時，字線高電平不能使SIMOS導(dǎo)通，等效為存儲單元無元件，存儲0。 因此，SIMOS管是用浮柵上是否有負電荷來存儲二值數(shù)據(jù)的。 UV EPROM出廠時浮柵上無電荷。為了在浮柵上注入電荷，控制柵極和漏極對源極同時作用比正常電源電壓高許多的電壓. UV EPROM的封裝頂部有一個石英窗，紫外光可直接照射到SIMOS管上，照射15到20分鐘后，浮柵上的電子獲得足夠的能量，穿過SiO2回到襯底中。 閃存亦是利用浮柵上有無負電荷存儲二值數(shù)據(jù)的，存儲器結(jié)構(gòu)也和ROM相同，因此，傳統(tǒng)上歸類于ROM。3.3.7 閃存（Flash Memories）但是，閃存具有較強的在系統(tǒng)讀寫入能力（工作時能讀寫），其優(yōu)勢是傳統(tǒng)ROM不可比的。閃存的出現(xiàn)使計算機的軟盤壽終正寢，大有取代硬盤之勢。此外，閃存在掌上電腦、手機、數(shù)字照相機等消費電子設(shè)備中應(yīng)用廣泛。1閃