數(shù)字電路及邏輯設(shè)計(jì)復(fù)習(xí)題

1、-. z.數(shù)字電路與邏輯設(shè)計(jì)復(fù)習(xí)題一、填空題1將十進(jìn)制數(shù)轉(zhuǎn)換成等值的二進(jìn)制數(shù)、八進(jìn)制數(shù)、十六進(jìn)制數(shù)。(23.375)10=()2=()8=()162十進(jìn)制數(shù)74的余3BCD碼是。3邏輯函數(shù)的對(duì)偶式和反演式用反演規(guī)則分別為： 對(duì)偶式：； 反演式：；4假設(shè)采用奇較驗(yàn)方式，信息碼為1000101的校驗(yàn)碼為 0 。5假設(shè)采用偶較驗(yàn)方式，信息碼1101101校驗(yàn)位為 1 。6鐘控RS觸發(fā)器的特征方程是 Sd+!Rd*Qn ，約束條件是 (!Sd)=(!Rd) 。7同步RS觸發(fā)器的特性方程為Qn+1=S+!R*Qn_；約束方程為 RS=0。8四位同步二進(jìn)制加法計(jì)數(shù)器的初始狀態(tài)為Q3Q2Q1Q0=1101,

2、經(jīng)過3個(gè)CP時(shí)鐘脈沖作用后，它的狀態(tài)為Q3Q2Q1Q0=。9觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。10四位同步二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為Q3Q2Q1Q0=1101,經(jīng)過5個(gè)CP時(shí)鐘脈沖作用后，它的狀態(tài)為Q3Q2Q1Q0= 1000 。11OC門稱為集電極開路門，多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)線與功能12三態(tài)門的三種可能的輸出狀態(tài)是高電平、 低電平、高阻態(tài)。13具有16位地址碼可同時(shí)存取8位數(shù)據(jù)的RAM集成片，其存儲(chǔ)容量為64K*8位。14具有13位地址碼可同時(shí)存取8位數(shù)據(jù)的RAM集成片HM6264，其存儲(chǔ)容量為 8K*8位 。15常用的脈沖單元電路有、和。16200810= 010

3、1 0011 00111011 余3BCD。17假設(shè)，則：(F = !A*!B+C) 1,3,5 ， 2,4,6 。18數(shù)字電路按照是否有記憶功能通?？煞譃榻M合邏輯電路和時(shí)序邏輯電路兩類。1974LS00是TTL類型的門電路，CC4069是CMOS 類型的門電路。選擇填TTL或CMOS20一數(shù)據(jù)選擇器，A1A0為地址信號(hào)，D1=1，D2=1,D0=D3=C;當(dāng)A1A0=01時(shí)，F(xiàn)=1;當(dāng)A1A0=10時(shí)，輸出F=1。A1A2=01時(shí)，F(xiàn) = D1；A1A2=10時(shí)，F(xiàn)=D2;21共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 低 電平驅(qū)動(dòng)的七段顯示譯碼器。單項(xiàng)選擇題1屬于組合邏輯電路的是 。A 觸發(fā)器

4、 B. 全加器C. 移位存放器 D. 計(jì)數(shù)器2以下四個(gè)數(shù)中最大的數(shù)是( )A.(198)10B.(0)8421BCD282C.(10100000)2160 D.(AF)161753.以下圖所示是 觸發(fā)器的狀態(tài)圖。A. SR B.T C. D D. T4在以下邏輯電路中，不是組合邏輯電路的是 。A.全加器 B.譯碼器 C.存放器 D.編碼器5*電視機(jī)水平-垂直掃描發(fā)生器需要一個(gè)分頻器將31500HZ的脈沖轉(zhuǎn)換為60HZ的脈沖，欲構(gòu)成此分頻器至少需要 個(gè)觸發(fā)器。31500/60=525 -29525210A.31500 B.60 C.525 D.106只讀存儲(chǔ)器ROM中的容，當(dāng)電源斷掉后又接通，存

5、儲(chǔ)器中的容 。A.全部改變 B.全部為0 C.不可預(yù)料 D.保持不變7函數(shù)F= +AB轉(zhuǎn)換成或非或非式為 A. B.C. D. 8. 邏輯函數(shù)的表示方法中具有唯一性的是 。A .真值表 B.表達(dá)式 C.邏輯圖 D.卡諾圖9對(duì)于鐘控RS觸發(fā)器，假設(shè)要求其輸出0狀態(tài)不變，則輸入的RS信號(hào)應(yīng)為 A.RS=*0 B.RS=0* C.RS=*1 D.RS=1*10同步計(jì)數(shù)器和異步計(jì)數(shù)器比擬，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是。A.工作速度高B.觸發(fā)器利用率高 C.電路簡(jiǎn)單 D.不受時(shí)鐘CP控制。(異步計(jì)數(shù)器)11n個(gè)變量的邏輯函數(shù)應(yīng)該有最小項(xiàng) A.2n個(gè)B.n2個(gè)C.2n個(gè)D. (2n-1)個(gè)12時(shí)序邏輯電路的一般

6、構(gòu)造由組合電路與 組成。A全加器B存儲(chǔ)電路時(shí)序邏輯電路有記憶功能C譯碼器D選擇器13以下圖所示邏輯圖輸出為1時(shí)，輸入變量 ABCD取值組合為F=!(AB)CDA0000 B0101C1110 D111114隨機(jī)存取存儲(chǔ)器(RAM)正常工作時(shí)具有( )功能A.只讀 B.可讀可寫 C.只寫 D以上都不對(duì)15以下編碼中，常用于表示鍵盤上的數(shù)字、字母和標(biāo)點(diǎn)符號(hào)的編碼是 A.ASCII碼 B.BCD碼 C.余3碼 D.格雷碼162009個(gè)0連續(xù)同或的結(jié)果是( )同或是偶函數(shù)A.0 B.1 C.任意 D.無法確定異或是奇函數(shù)17優(yōu)先編碼器響應(yīng)的輸入是 ( )A.沒有有效輸入 B.最低級(jí)優(yōu)先有效輸入C.所有

7、有效輸入 D.最高級(jí)優(yōu)先有限輸入三、函數(shù)化簡(jiǎn)題作圖題1、CP脈沖，對(duì)如下圖電路，畫出Q1,Q2的輸出波形。設(shè)觸發(fā)器的初始狀態(tài)為0。CPF1F2Q1Q22、觸發(fā)器電路如以下圖所示，試畫出在CP信號(hào)作用下觸發(fā)器Q端的波形。設(shè)觸發(fā)器的初始狀態(tài)為0。3.試畫出圖2a所示邊沿觸發(fā)器構(gòu)成的電路在圖2b作用下輸出端Q1、Q2的工作波形設(shè)初始狀態(tài)Q1Q2=00。圖2五、分析題1、分析以下圖所示電路，要求：寫出 F1和F2 的邏輯表達(dá)式，列出真值表，并說明電路功能。2、分析以下圖所示電路，要求：寫出S和C的邏輯表達(dá)式，列出真值表，并說明電路功能。 3、試分析以下圖電路，寫出Y0、Y1表達(dá)式，說明電路功能。Y07

8、4LS138ABCA2A1A0S1Y11&4、由8選1數(shù)據(jù)選擇器CT74151和門電路構(gòu)成的組合邏輯電路如以下圖所示，請(qǐng)完成：(1) 請(qǐng)寫出輸出G的邏輯表達(dá)式; A2 A1 GA0 EN D0 D1 D2 D3 D4 D5 D6 D7MU*Y07ABCGD11(2) 列出真值表。5、分析如以下圖所示陣列圖，請(qǐng)完成：1 寫出邏輯表達(dá)式；2 列出真值表；3 說明該陣列圖是由ROM構(gòu)成的什么電路？ 111A B CF CO地址譯碼器全加器6、分析如圖時(shí)序電路的邏輯功能，寫出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，并畫出電路的狀態(tài)圖和波形圖。六、設(shè)計(jì)題1、采用降維法用一片集成8選1數(shù)據(jù)選擇器CT74151和必要的門電路實(shí)現(xiàn)邏輯函數(shù)：用A作記圖符號(hào)。2、用集成3線-8線譯碼器CT74LS138和門電路實(shí)現(xiàn)一組多輸出邏輯函數(shù)，并畫出邏輯圖。3、輸入信號(hào)A、B、C及輸出函數(shù)P1，P2的波形如下圖。試列出函數(shù)P1，P2的真值表及表達(dá)式，并用3-8譯碼器74LSl38及必要的門電路產(chǎn)生函數(shù)P1、P2。4、用4位二進(jìn)制同步計(jì)數(shù)器74LS161和必要的門電路采用同步置數(shù)法設(shè)計(jì)一個(gè)11進(jìn)制計(jì)數(shù)器。要求：簡(jiǎn)要說明設(shè)計(jì)思路，并畫出邏輯連線圖和狀態(tài)轉(zhuǎn)移圖。5、用一塊CT74161和必要的門電