Cadence使用問題收集

1、Cadence使用（V16.2）問題收集2010-12-0813:361、allegro16.2版本如何顯示焊盤過孔allegro默認設(shè)置是不顯示通孔焊盤的鉆孔的，看起來很不習(xí)慣，如圖我找遍了display菜單里面的各項設(shè)置，均沒能實現(xiàn)。如何才能顯示呢？可以通過菜單setupdesignparameters.進入設(shè)置框，選display標(biāo)簽勾選displayplatedholes選項applyok就可以了2、倒角方式有兩種：圓角和45度角。其菜單命令分別為Manufacture=Dimension/Draft=Chamfer和Manufacture=Dimension/Draft=Fillet

2、。在命令狀態(tài)下，選中想要倒角的2個邊，然后就會自動生成要求的倒角了。Q：從oread導(dǎo)入NET后，在ALLEGRO中，place-，有的元件不能放進PCB中，怎么回事？A：首先：請檢查，元件封裝是否正確，封裝所用焊盤是否對應(yīng)其次：檢查對應(yīng)元件在原理圖和PCB封裝PIN的個數(shù)，標(biāo)號是否一致；如：封裝24pin，原理圖只加了20或者更少(電源、地最容易忘記；還有不用的nc管腳也必須在原理圖上做上)；還有就是封裝是1、2、3順序而原理圖是2、3、4,總之原理圖與封裝的不一致會造成元件不能調(diào)入最后：檢查元件放置時，元件屬性參數(shù)是否設(shè)置過大，已經(jīng)超出圖紙的大小允許放置區(qū)域。Q:如何使用orcad的off

3、連接功能A：1、給打算實現(xiàn)頁間連接的網(wǎng)絡(luò)添加off連接端(菜單placeoffconnecter.)，并標(biāo)注網(wǎng)絡(luò)；2、建議先執(zhí)行以下編號標(biāo)注(Tools-annotate-packaging：action-addincrem)inAiy.ition。虹亡“七日七電：=lEjsi-p.M-.irirLgin+htAimotateOJLefdescontrulruijuiiydScopeUpd：Nteii_edtsigiLUpdatezelection0UpdataInst:-ltlc旦戈LFretei_r旦dJLavontReuseA，：tl，=irL”Uncomli11utl&Lreferen

4、ceupdat已.Resetp=rt_referericestor1XdilIntersheetReterencez,rielete工匸代erzkeetReferemzez(*!pArjiri+at=lSprFMp：上豈色Cird&ringnot.：h：irLgth色p謝m止vIElclniden-jn-primitivep:ar+eUpdateOccurrerLceEValueSourcePackageP0mGMUDeault取消幫助確運3、然后給你的off添加頁碼，(Tools-annotate-packaging：action-addintersheetreference)；其他，一律默

5、認即可；執(zhí)行完后，注意看log；有錯誤及時修改Q：oread生成網(wǎng)絡(luò)表#1WarningALG0047No_connectpropertyonPin*Connectingpintonet*出現(xiàn)如此告警如何解決？A：ALG0047,這個警告基本可以忽略；造成這個問題的原因是，設(shè)計之初先對器件相關(guān)的管腳上加上X（也就是NC符號），更新設(shè)計的過程又對管腳做了連接處理；但是后面的連接處理沒有去掉管腳的NC屬性，不信的話把那個管腳上的net刪掉看看。解決辦法很簡單，對這些管腳再做一次NC#19WarningALG0051PinVCCisrenamedtoVCC#37aftersubstitutingil

6、legalcharactersinPackageMT29F2G16AABWP,U10:SCHEMATIC1,EBIO_MEMORY(101.60,154.94).#20WarningALG0051PinVCCisrenamedtoVCC#12aftersubstituting訂legalcharactersinPackageMT29F2G16AABWP,U10:SCHEMATICSEBI0_MEM0RY(101.60,154.94).#21WarningALG0051PinVSSisrenamedtoVSS#13aftersubstituting訂legalcharactersinPackag

7、eMT29F2G16AABWP,U10:SCHEMATIC1,EBI0_MEMORY(101.60,154.94).#22WarningALG0051PinVSSisrenamedtoVSS#25aftersubstituting訂legalcharactersinPackageMT29F2G16AABWP,U10:SCHEMATIC1,EBI0_MEMORY(101.60,154.94).#23WarningALG0051PinVSSisrenamedtoVSS#48aftersubstitutingillegalcharactersinPackageMT29F2G16AABWP,U10:S

8、CHEMATIC1,EBI0_MEMORY(101.60,154.94).#24WarningALG0016PartNameMT48LC16M16A2TG_TSOP54_MT48LC16M16A2P-75ITisrenamedtoMT48LC16M16A2TG_TSOP54_MT48LC16.Q：orcad生成網(wǎng)絡(luò)表生成出現(xiàn)大量的上面的提示錯誤，如何解決？A：經(jīng)分析，發(fā)現(xiàn)出現(xiàn)這種告警的pin都是電源和地（確切的說都是power的屬性管腳）；后經(jīng)查證，造成這樣的現(xiàn)象的原因是：orcad中制作元件圭寸裝時，orcad支持power屬性的pin使用同樣的名稱，但是allegro不支持，所以會造成生成

9、網(wǎng)絡(luò)表提示告警；只要把這些pin名稱改成不一樣，如vcc1，vcc2.gnd1，gnd2就可以了（看來使用cadence最好不要命名同樣的管腳名稱?。┳罱谏删W(wǎng)絡(luò)表時，出現(xiàn)了一條錯誤：#17ErrorALG0049PinNumberN1specifiedinNCpropertyalsofoundonPinNC1ofPackage*反復(fù)檢查均無異狀其中N1是BGA封裝的一個pin，NC1是該pin的pin的名稱，表示無需連接的一個pin；設(shè)置如下圖JrderNumberiNameType|D3.NCG9NOTPassiveN1NC1PassiveN2NC?;Passive二N4NC5-Pass

10、ive1廠1nhinn口.-.iir后來吧pin的名稱改為NC4,甚至刪掉重新添加，均存在同樣錯誤，百思不得其解！折騰了一天多，無意中打開了元件的屬性，發(fā)現(xiàn)里面有一個NC屬性，值定義為NC1,聯(lián)系起來，頓時起疑，隨讓該屬性顯示出來，隨見區(qū)別PropertiedNCN1UserProperties隨即刪掉NC屬性，updatecache,之后重新生成網(wǎng)表，問題依然！我覺得已經(jīng)找到了問題的根源，為什么還是不行？因為該元件是直接從別人原理圖中導(dǎo)出的從來沒懷疑有問題接下來發(fā)現(xiàn)使用“PARtMANAge”功能有問題，后來找了些資料，發(fā)現(xiàn)需要配置odbc數(shù)據(jù)庫，這樣問題就很復(fù)雜了,沒辦法從庫更新文件(不知

11、道為什么刪除元件重新調(diào)入也不行這里不理解)；正要放棄的時候，無意中發(fā)現(xiàn)通過菜單editpart可以進入元件編輯，然后直接保存更新，總算解決問題！匡IQ：在pcb設(shè)計過程中，經(jīng)常會因為實際需要，會涉及元件重疊或者距離很近；這樣會造成“cc”DRC檢測錯誤，如何解決呢？A：造成這些問題的主要原因是因為圭寸裝制作過程中palace_bound_top(bottom)的空間一般設(shè)置比元件稍大，這樣就造成pcb中palace_bound_top(bottom)區(qū)域的重疊，系統(tǒng)會產(chǎn)生DRC錯誤；所以可以通過修改封裝的palace_bound_top(bottom)區(qū)域為合適大小，即可達到目的；另外一種辦法是關(guān)閉系統(tǒng)的packagetopackage的DRC功能，具體*作：菜單setupconstraintsmodesdesignmode標(biāo)簽，吧packagetopackage的DRC功能設(shè)置為off即可(其他類似功能均可實現(xiàn))，under3uliiermazlral1gruTient:Soilermasi5uldermaskTetpointTestpointtoiti曲hpin；toccniluctX確定聰消應(yīng)用幫朋Spnui