時(shí)序邏輯電路-浙江水利水電專科學(xué)校-電氣工

1、第七章時(shí)序邏輯電路7.1 概述1、時(shí)序電路的特點(diǎn)時(shí)序電路在任何時(shí)刻的穩(wěn)定輸出，不僅與該時(shí)刻的輸入信號(hào)有關(guān)，而且還與電路原來(lái)的狀態(tài)有關(guān)。2、時(shí)序電路邏輯功能的表示方法時(shí)序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖、時(shí)序圖和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。邏輯表達(dá)式有：輸出方程狀態(tài)方程激勵(lì)方程3、時(shí)序電路的分類（1） 根據(jù)時(shí)鐘分類同步時(shí)序電路 中，各個(gè)觸發(fā)器的時(shí)鐘脈沖相同，即電路中有一個(gè)統(tǒng)一的時(shí)鐘脈沖，每來(lái)一個(gè)時(shí)鐘脈沖，電路的狀態(tài)只改變一次。異步時(shí)序電路 中，各個(gè)觸發(fā)器的時(shí)鐘脈沖不同，即電路中沒(méi)有統(tǒng)一的時(shí)鐘脈沖來(lái)控制電路狀態(tài)的變化，電路狀態(tài)改變時(shí)，電路中要

2、更新狀態(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進(jìn)行的。 *（2）根據(jù)輸出分類米利型時(shí)序電路 的輸出不僅與現(xiàn)態(tài)有關(guān)，而且還決定于電路當(dāng)前的輸入。穆爾型時(shí)序電路 的其輸出僅決定于電路的現(xiàn)態(tài)，與電路當(dāng)前的輸入無(wú)關(guān)；或者根本就不存在獨(dú)立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出。電路圖時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程狀態(tài)方程狀態(tài)圖、狀態(tài)表或時(shí)序圖判斷電路邏輯功能12357.2.1 同步時(shí)序邏輯電路的分析方法一、基本分析步驟：計(jì)算4例時(shí)鐘方程：輸出方程：同步時(shí)序電路的時(shí)鐘方程可省去不寫。驅(qū)動(dòng)方程：1寫方程式二、分析舉例：輸出僅與電路現(xiàn)態(tài)有關(guān)，為穆爾型時(shí)序電路。2求狀態(tài)方程JK觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，

3、即得電路的狀態(tài)方程：3計(jì)算、列狀態(tài)表0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011004畫狀態(tài)圖、時(shí)序圖狀態(tài)圖5電路功能時(shí)序圖有效循環(huán)的6個(gè)狀態(tài)分別是05這6個(gè)十進(jìn)制數(shù)字的格雷碼，并且在時(shí)鐘脈沖CP的作用下，這6個(gè)狀態(tài)是按遞增規(guī)律變化的，即：000001011111110100000所以這是一個(gè)用格雷碼表示的六進(jìn)制同步加法計(jì)數(shù)器。當(dāng)對(duì)第6個(gè)脈沖計(jì)數(shù)時(shí)，計(jì)數(shù)器又重新從000開始計(jì)數(shù)，并產(chǎn)生輸出Y1。例輸出方程：輸出與輸入有關(guān)，為米利型時(shí)序電路。同步時(shí)序電路，時(shí)鐘方程省去。

4、驅(qū)動(dòng)方程：1寫方程式2求狀態(tài)方程T觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程：3計(jì)算、列狀態(tài)表45電路功能由狀態(tài)圖可以看出，當(dāng)輸入X 0時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞增規(guī)律循環(huán)變化，即：0001101100當(dāng)X1時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：0011100100可見，該電路既具有遞增計(jì)數(shù)功能，又具有遞減計(jì)數(shù)功能，是一個(gè)2位二進(jìn)制同步可逆計(jì)數(shù)器。畫狀態(tài)圖時(shí)序圖例電路沒(méi)有單獨(dú)的輸出，為穆爾型時(shí)序電路。異步時(shí)序電路，時(shí)鐘方程：驅(qū)動(dòng)方程：1寫方程式7.2.2 異步時(shí)序邏輯電路的分析方法2求狀態(tài)方程D觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)

5、動(dòng)方程代入，即得電路的狀態(tài)方程：3計(jì)算、列狀態(tài)表45電路功能由狀態(tài)圖可以看出，在時(shí)鐘脈沖CP的作用下，電路的8個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：000111110101100011010001000電路具有遞減計(jì)數(shù)功能，是一個(gè)3位二進(jìn)制異步減法計(jì)數(shù)器。畫狀態(tài)圖、時(shí)序圖本節(jié)小結(jié)時(shí)序電路的特點(diǎn)是：在任何時(shí)刻的輸出不僅和輸入有關(guān)，而且還決定于電路原來(lái)的狀態(tài)。為了記憶電路的狀態(tài)，時(shí)序電路必須包含有存儲(chǔ)電路。存儲(chǔ)電路通常以觸發(fā)器為基本單元電路構(gòu)成。時(shí)序電路可分為同步時(shí)序電路和異步時(shí)序電路兩類。它們的主要區(qū)別是，前者的所有觸發(fā)器受同一時(shí)鐘脈沖控制，而后者的各觸發(fā)器則受不同的脈沖源控制。時(shí)序電路的邏輯功能可用邏

6、輯圖、狀態(tài)方程、狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖等6種方法來(lái)描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。時(shí)序電路的分析，就是由邏輯圖到狀態(tài)圖的轉(zhuǎn)換。7-3-1 異步二進(jìn)制加法計(jì)數(shù)器二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖7-3-2 異步二進(jìn)制減法計(jì)數(shù)器7-3-2 異步二進(jìn)制減法計(jì)數(shù)器7-3-3 同步二進(jìn)制遞增計(jì)數(shù)器同步二進(jìn)制可逆計(jì)數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器計(jì)數(shù)器分類 74LS290為異步二五十進(jìn)制加法計(jì)數(shù)器。其新、老標(biāo)準(zhǔn)邏輯符號(hào)

7、及內(nèi)部邏輯圖分別如圖12.5(a)、(b)、(c)所示。它由四個(gè)下降沿觸發(fā)的JK觸發(fā)器和兩個(gè)與非門組成。由圖可見，它是兩個(gè)獨(dú)立的計(jì)數(shù)器。一、集成異步計(jì)數(shù)器CT74LS90 圖12.5 74LS290的新標(biāo)準(zhǔn)和老標(biāo)準(zhǔn)邏輯符號(hào)及內(nèi)部邏輯圖(a)新標(biāo)準(zhǔn)邏輯符號(hào)； (b)老標(biāo)準(zhǔn)邏輯符號(hào)； (c)內(nèi)部邏輯圖 圖12.5 74LS290的新標(biāo)準(zhǔn)和老標(biāo)準(zhǔn)邏輯符號(hào)及內(nèi)部邏輯圖(a)新標(biāo)準(zhǔn)邏輯符號(hào)； (b)老標(biāo)準(zhǔn)邏輯符號(hào)； (c)內(nèi)部邏輯圖 74LS290，它具有如下功能： （1）直接清零。當(dāng)R0A和R0B為高電平、S9A和S9B至少有一個(gè)為低電平時(shí)，各觸發(fā)器Rd端均為低電平，觸發(fā)器輸出均為零，實(shí)現(xiàn)清零功能。由

8、于清零功能與時(shí)鐘無(wú)關(guān)，故這種清零稱為異步清零。 （2）直接置9（輸出為1001）。當(dāng)S9A和S9B為高電平，R0A和R0B至少有一個(gè)為低電平時(shí)，觸發(fā)器F0和F3的Sd端及觸發(fā)器F1和F2的Rd端為低電平，觸發(fā)器輸出為1001，實(shí)現(xiàn)直接置9功能。 （3）計(jì)數(shù)。當(dāng)R0A、R0B及S9A、S9B輸入均為低電平時(shí)，門R和門S輸出均為高電平，各JK觸發(fā)器恢復(fù)正常功能（實(shí)現(xiàn)計(jì)數(shù)功能）。使用時(shí)，務(wù)必按功能表的要求，使R0和S9各輸入端滿足給定的條件，在輸入時(shí)鐘脈沖的下降沿計(jì)數(shù)。 （4）功能擴(kuò)展。用少量邏輯門，通過(guò)對(duì)74LS290外部不同方式的連接，可以組成任意進(jìn)制計(jì)數(shù)器。 圖12.6 74LS290組成的十

9、進(jìn)制計(jì)數(shù)器(a)8421BCD碼十進(jìn)制計(jì)數(shù)；(b)5421BCD碼十進(jìn)制計(jì)數(shù) 表12.5狀態(tài)轉(zhuǎn)移表 例12.5 用74LS290組成七進(jìn)制計(jì)數(shù)器。 解 首先，將74LS290的CP1端與Q0端相接，使它組成8421BCD碼十進(jìn)制計(jì)數(shù)器。其次，七進(jìn)制計(jì)數(shù)器有7個(gè)有效狀態(tài)00000110，可由十進(jìn)制計(jì)數(shù)器采用一定的方法使它跳越3個(gè)無(wú)效狀態(tài)01111001而實(shí)現(xiàn)七進(jìn)制計(jì)數(shù)。 圖12.7 七進(jìn)制計(jì)數(shù)器電路圖及波形圖 圖12.7 七進(jìn)制計(jì)數(shù)器電路圖及波形圖 例12.6用兩塊74LS290分別組成百進(jìn)制和二十四進(jìn)制計(jì)數(shù)器。 解 將兩塊74LS290進(jìn)行級(jí)聯(lián)，組成的百進(jìn)制計(jì)數(shù)器如圖12.8所示。其中，Q30

10、Q20Q10Q00為個(gè)位輸出，Q31Q21Q11Q01為十位輸出。 圖12.8 74LS290擴(kuò)展為百進(jìn)制計(jì)數(shù)器 在百進(jìn)制基礎(chǔ)上，采用反饋歸零法即可組成二十四進(jìn)制計(jì)數(shù)器。計(jì)數(shù)范圍為023，24為過(guò)渡狀態(tài)，當(dāng)高位計(jì)數(shù)至2、低位計(jì)數(shù)至4時(shí)，計(jì)數(shù)器歸零。將Q20和Q11直接與R0A和R0B連接，即組成二十四進(jìn)制計(jì)數(shù)器。電路如圖12.9所示。 圖12.9 二十四進(jìn)制計(jì)數(shù)器 7.3.2 集成同步計(jì)數(shù)器集成十進(jìn)制同步加法計(jì)數(shù)器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同，區(qū)別1：74160和74162是十進(jìn)制同步加法計(jì)數(shù)器， 74161和74163是4位二進(jìn)制（16進(jìn)制）

11、同步 加法計(jì)數(shù)器。區(qū)別2：74161和74160是的區(qū)別是異步清零、同步置數(shù)74163、 74162采用的是同步清零、同步置數(shù)74190是單時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同。74LS161是一種同步四位二進(jìn)制加法集成計(jì)數(shù)器。下圖是其管腳排列圖和邏輯功能示意圖。74LS161管腳排列圖邏輯電路圖一、4位集成二進(jìn)制同步加法計(jì)數(shù)器74LS161/16374LS161邏輯功能表CTPCTTCP Q3 Q2 Q1 Q00111101110101 0 0 0 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 加法計(jì)數(shù) CR=0時(shí)異步清零。

12、CR=1、LD=0時(shí)同步置數(shù)。CR=LD=1且CPT=CPP=1時(shí)，按照4位自然二進(jìn)制碼進(jìn)行同步二進(jìn)制計(jì)數(shù)。CR=LD=1且CPTCPP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。二、集成十進(jìn)制同步加法計(jì)數(shù)器74LS160/162集成十進(jìn)制同步加法計(jì)數(shù)器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同。與74161相比，(1)74160是十進(jìn)制計(jì)數(shù)器；（2）注意74160在計(jì)數(shù)時(shí)CO=Q3Q0 74160和74162的區(qū)別是，74160采用的是異步清零方式，而74162采用的是同步清零方式。三

13、、集成十進(jìn)制同步加/減可逆計(jì)數(shù)器74LS190/19174190是單時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同。U/D是加減計(jì)數(shù)控制端；CT是使能端；LD是異步置數(shù)控制端；D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計(jì)數(shù)器狀態(tài)輸出端；CO/BO是進(jìn)位借位信號(hào)輸出端；RC是多個(gè)芯片級(jí)聯(lián)時(shí)級(jí)間串行計(jì)數(shù)使能端，CT0，CO/BO1時(shí)，RCCP，由RC端產(chǎn)生的輸出進(jìn)位脈沖的波形與輸入計(jì)數(shù)脈沖的波形相同。74LS190邏輯功能表 CP Q3 Q2 Q1 Q0011100101 并行異步置數(shù) 加法計(jì)數(shù) 減法計(jì)數(shù) 保持LD7.3.3 N進(jìn)制計(jì)數(shù)器1、用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置

14、計(jì)數(shù)器2、用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。在前面介紹的集成計(jì)數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163、 74LS162 ；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步置數(shù)功能，如74LS190、74LS191；用74LS163來(lái)構(gòu)

15、成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（3）畫連線圖。SN-1S12-1S111011（2）求歸零邏輯。例D0D3可隨意處理D0D3必須都接0用74LS161來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。SNS121100例D0D3可隨意處理D0D3必須都接0SN-1S1110113、提高歸零可靠性的方法4、計(jì)數(shù)器容量的擴(kuò)展異步計(jì)數(shù)器一般沒(méi)有專門的進(jìn)位信號(hào)輸出端，通?？梢杂帽炯?jí)的高位輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)，即采用串行進(jìn)位方式來(lái)擴(kuò)展容量。100進(jìn)制計(jì)數(shù)器60進(jìn)制計(jì)數(shù)器64進(jìn)制計(jì)數(shù)器12位二進(jìn)制計(jì)數(shù)器（慢速計(jì)數(shù)方式）12位二進(jìn)制計(jì)數(shù)器（快速計(jì)數(shù)方式）在此種接線方式中，只要片1的各位輸出都為1，一旦片0的各位輸出都為1，片2立即可以接收進(jìn)位信號(hào)進(jìn)行計(jì)