單片機(jī)與嵌入式系統(tǒng)2

1、第二章 單片機(jī)結(jié)構(gòu)與原理2.1 MCS-51系列單片機(jī)的基本組成2.2 管腳與功能2.3 存儲(chǔ)器結(jié)構(gòu)2.4 I/O邏輯結(jié)構(gòu)2.5 時(shí)序及時(shí)鐘2.6 復(fù)位方式9/18/2022時(shí)鐘電路CPUROMRAMT0 T1中斷系統(tǒng)串行接口可編程I/O 接口P0 P1 P2 P3TXD RXDINT0 INT1定時(shí)計(jì)數(shù)器結(jié)構(gòu)框圖中央處理器CPU：8位，運(yùn)算和控制功能內(nèi)部RAM：共256個(gè)RAM單元，用戶使用前128個(gè)單元，用于存放可讀寫數(shù)據(jù)，后128個(gè)單元被專用寄存器占用。內(nèi)部ROM：4KBROM，用于存放程序、原始數(shù)據(jù)和表格。定時(shí)/計(jì)數(shù)器：兩個(gè)16位的定時(shí)/計(jì)數(shù)器，實(shí)現(xiàn)定時(shí)或計(jì)數(shù)功能。并行I/O口：4個(gè)8

2、位的I/O口P0、P1、P2、P3。串行口：一個(gè)全雙工串行口。中斷控制系統(tǒng)：5個(gè)中斷源（外部中斷2個(gè)，定時(shí)/計(jì)數(shù)中斷2 個(gè)，串行中斷1個(gè)）時(shí)鐘電路：可產(chǎn)生時(shí)鐘脈沖序列，允許晶振頻率6MHZ和12MHZ2.1 MCS-51系列單片機(jī)的基本組成一、MCS-51單片機(jī)的硬件組成9/18/2022二、MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)9/18/202251單片機(jī)的主要單元（1）算術(shù)邏輯單元ALU （2）累加器ACC，程序中有時(shí)可以簡寫為A （3）輔助寄存器B，乘除指令用到 （4）程序計(jì)數(shù)器PC，不能用程序直接訪問 （5）數(shù)據(jù)指針DPTR(DPH、DPL)，有的單片機(jī)有 兩個(gè) （6）堆棧指針SP，復(fù)位時(shí)內(nèi)容是

3、07H，一定要記住。（7）并行I/O接口P0、P1、P2、P39/18/2022PSW位地址 0D0H CY ACF0RS1RS0OVF1P位地址D7 D6D5D4D3D2D1D0Cy(PSW.7)進(jìn)位標(biāo)志。有進(jìn)位或借位時(shí)置1AC(PSW.6)輔助進(jìn)位標(biāo)志。低4位有進(jìn)位或借位時(shí)F0(PSW.5)用戶用位標(biāo)志RS1(PSW.4)、RS0(PSW.3)選擇通用寄存器組R0R7 所在內(nèi)部RAM中的位置OV(PSW.2)溢出標(biāo)志。F1(PSW.1)保留。51未用，52為用戶標(biāo)志位P(PSW.0)奇偶標(biāo)志。ALU運(yùn)算結(jié)果中1的個(gè)數(shù)為奇數(shù)時(shí)置1復(fù)位時(shí)00（8）程序狀態(tài)寄存器PSW9/18/2022RS0、

4、RS1的設(shè)置 1 1第 3 區(qū) 18H1FH 0 1第 1 區(qū)08H0FHRS1 RS0寄存器區(qū) 片內(nèi)RAM地址 0 0第 0 區(qū) 00H07H 1 0第 2 區(qū) 10H17H上電復(fù)位后，RS1=RS0=0，CPU自動(dòng)選擇第0組為當(dāng)前工作寄存器組9/18/202251單片機(jī)寄存器特點(diǎn)1.除PC外，其它寄存器都有內(nèi)部RAM地址。2.SFR在80H開始的部分區(qū)域，未填滿128字節(jié)。只能用直接尋址訪問。3. 位地址與內(nèi)部RAM重疊。9/18/20222.2 MCS-51系列單片機(jī)的引腳與功能一、8051型引腳與功能（40腳雙列直插DIP40封裝）8、P3口線的第二功能2、振蕩電路：XTAL1、XTA

5、L23、復(fù)位引腳：RST4、并行口：P0、P1、P2、P37、ALE：地址鎖存控制信號(hào)1、電源線：VCC(+5V)、VSS(地)5、EA：訪問程序存儲(chǔ)控制信號(hào)6、PSEN：外部ROM讀選通信號(hào)9/18/20222.2 MCS-51系列單片機(jī)的引腳與功能一、8051型引腳與功能9/18/2022其它封裝形式（PLCC、PQFP）9/18/2022其它引腳封裝（DIP20、28，SOP20、28）9/18/20222.3 51單片機(jī)存儲(chǔ)器的結(jié)構(gòu)哈佛結(jié)構(gòu)存儲(chǔ)器程序存儲(chǔ)器ROM數(shù)據(jù)存儲(chǔ)器RAM片內(nèi)程序存儲(chǔ)器片外程序存儲(chǔ)器片內(nèi)數(shù)據(jù)存儲(chǔ)器片外數(shù)據(jù)存儲(chǔ)器9/18/20222.3 51單片機(jī)存儲(chǔ)器的結(jié)構(gòu) 12

6、345678910111213142827262524232221 201918171615EPROM276412345678910111213142827262524232221 201918171615EPROM27641234567891011121314151617181920403938373635343332313029282726252424222112345678910111213142827262524232221 201918171615RAM6264 12345678910111213142827262524232221 201918171615RAM6264 8052片

7、內(nèi)RAM片內(nèi)ROM256B（字節(jié)）8K64K64K9/18/20222.3 51單片機(jī)存儲(chǔ)器的結(jié)構(gòu)（8052）EA=1時(shí)，CPU先從片內(nèi)程序存儲(chǔ)器空間0000H-1FFFH取指執(zhí)行；當(dāng)PC的值大于1FFFH時(shí)才訪問外部的程序存儲(chǔ)器空間。若EA=0時(shí)，CPU只從片外程序存儲(chǔ)器空間取指執(zhí)行。9/18/2022 標(biāo)準(zhǔn)的51單片機(jī)程序存儲(chǔ)器地址范圍是： 0000HFFFFH，共64KB空間。 在64KB的程序存儲(chǔ)器中0000H002AH(地址向量區(qū))區(qū)域具有特殊用途，是保留給系統(tǒng)使用的。即：0000H0002H，為上電或復(fù)位的入口地址；0003H000AH，為外部中斷0的中斷地址區(qū)；000BH0012

8、H，為定時(shí)/計(jì)數(shù)器0（T0）的中斷地址區(qū)；0013H001AH，為外部中斷1的中斷地址區(qū)；001BH0022H，為定時(shí)/計(jì)數(shù)器1（T1）的中斷地址區(qū)；0023H002AH，為串口(TI，RI)中斷地址區(qū)；002BH0032H，為定時(shí)/計(jì)數(shù)器2（T2）的中斷地址區(qū)。(52)一、程序存儲(chǔ)器ROM9/18/20220000H0001H0002H(PC)中斷5中斷4中斷3中斷2中斷10003H000BH0013H001BH0023H002BH外部中斷0定時(shí)器0中斷外部中斷18位1FFFH1FFEH片內(nèi)程序存儲(chǔ)器資源分布中斷入口地址定時(shí)器2中斷中斷6串行口中斷定時(shí)器1中斷9/18/2022二、 內(nèi)部數(shù)據(jù)

9、存儲(chǔ)器 SRAM Direct AddressingIndirect Addressing9/18/2022(1)寄存器組的設(shè)置（RS1、RS0）9/18/2022(2)位操作區(qū)（20H2FH=16字節(jié))9/18/2022 特殊功能寄存器區(qū)（80HFFH）與 SRAM的高128字節(jié)地址在物理上是重疊的。操作時(shí)通過不同指令區(qū)分。 特殊功能寄存器區(qū)存放的是51單片機(jī)中專用寄存器（SFR）的數(shù)據(jù)。其名稱、符號(hào)及字節(jié)地址見下表所示。(3)其它SRAM區(qū)的劃分(4)特殊功能寄存器SFR 片內(nèi)SRAM區(qū)的30H7FH可用作高速的數(shù)據(jù)存儲(chǔ)區(qū)或堆棧區(qū)。 片內(nèi)SRAM區(qū)的80HFFH可用作一般的數(shù)據(jù)存儲(chǔ)區(qū)（要間

10、接尋址，8051無這個(gè)區(qū)域）或堆棧區(qū)。9/18/2022特殊功能寄存器SFR地址表（8051）離散分布有21個(gè)特殊功能寄存器SFR。 11個(gè)可以進(jìn)行位尋址。對(duì)SFR只能使用直接尋址方式，書寫時(shí)可使用寄存器符號(hào)，也可用寄存器單元地址。8052增加了定時(shí)/計(jì)數(shù)器2的設(shè)置，占用C8HCDH。具體參看相關(guān)資料。9/18/2022 SFR能夠位尋址的是地址末位能被8整除的，即末位在16進(jìn)制下是0或8。因此能夠位尋址的有：NameAddressNameAddressP080HTCON88HP190HSCON98HP2A0HIEA8HP3B0HIPB8HC0HT2CONC8HPSWD0HD8HACCE0HE

11、8HBF0HF8H9/18/2022 外部數(shù)據(jù)存儲(chǔ)器（keil C 用xtata聲明）的地址范圍是:0000HFFFFH。與內(nèi)部數(shù)據(jù)存儲(chǔ)器00HFFH重疊，通過指令區(qū)分：片內(nèi)MOV，片外MOVX。 MOVX A, DPTR MOVX DPTR, A MOVX Ri, A MOVX A,Ri 注意：i= 0, 1。堅(jiān)決不能為2,3,4,5,6,7，除非你自己設(shè)計(jì)的CPU三、外部數(shù)據(jù)存儲(chǔ)器9/18/2022 2.4 單片機(jī)I/O端口邏輯結(jié)構(gòu)8051有4個(gè)8位并行I/O端口，記做P0、P1、P2、P3；這四個(gè)口都是準(zhǔn)雙向的I/O口，共占有32條管腳；每一條I/O線都能獨(dú)立的用作輸入或輸出，作輸出時(shí)可

12、以鎖存，作輸入時(shí)可以緩沖；P0、P2、P3還具有第二功能。 9/18/2022一、P1口（I/O口） 鎖存器輸入緩沖器輸出驅(qū)動(dòng)器P1口其中一位的邏輯結(jié)構(gòu)12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線Vcc引腳P1.X內(nèi)部上拉電阻9/18/2022P1口的輸出操作12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線Vcc引腳P1.X內(nèi)部上拉電阻110截止=1輸出數(shù)據(jù) = 1 時(shí)電路的內(nèi)部有上拉電阻，與場效應(yīng)管共同組成輸出驅(qū)動(dòng)電路。作為輸出口使用時(shí)，無需再外接上拉電阻。一、P1口（I/O口） 9/18/202212DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線Vcc引腳P1.X內(nèi)部上拉電阻001=0導(dǎo)通輸出

13、數(shù)據(jù) = 0時(shí)P1口的輸出操作9/18/2022P1口的輸入操作并行口作為輸入口使用時(shí)，有兩種方式：讀鎖存器、讀引腳。讀鎖存器：并不是從芯片外部讀入數(shù)據(jù)，而只是把端口鎖存器中的內(nèi)容讀到內(nèi)部總線。 先將P1口的數(shù)據(jù)讀入CPU，在ALU中進(jìn)行運(yùn)算，運(yùn)算結(jié)果再送回P1。讀修改寫操作讀引腳：真正把芯片外部的數(shù)據(jù)讀入到內(nèi)部總線。 先向P1口鎖存器寫入1，然后進(jìn)行讀操作；此時(shí)讀進(jìn)來的是引腳的信號(hào)。準(zhǔn)雙向I/O口9/18/202212DQCK/Q讀引腳 =1讀鎖存器寫鎖存器內(nèi)部總線Vcc引腳P1.X內(nèi)部上拉電阻110截止讀引腳 MOV A,P1讀鎖存器 ANL P1,A9/18/2022 二、P0口（I/O

14、、數(shù)據(jù)總線、地址總線低8位）包含一個(gè)輸出鎖存器、兩個(gè)三態(tài)輸入緩沖器、一個(gè)數(shù)據(jù)輸出驅(qū)動(dòng)電路和一個(gè)輸出控制電路。作為通用的I/O口時(shí)，是一個(gè)漏極開路電路，必須外接上拉電阻；作為地址/數(shù)據(jù)線使用時(shí)，不需外接上拉電阻；12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線地址/數(shù)據(jù)控制C引腳P0.X43VccP0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.09/18/2022 二、P0口（I/O、數(shù)據(jù)總線、地址總線低8位）不接外部存儲(chǔ)器時(shí)可作為8位準(zhǔn)雙向I/O口使用。漏極開路，需外接上拉電阻。控制“C”=0 時(shí)，此腳作準(zhǔn)雙向I/O口12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線地址/數(shù)據(jù)控制C=

15、0引腳P0.X43Vcc截止09/18/2022二、P0口（I/O、數(shù)據(jù)總線、地址總線低8位）尋址外部存儲(chǔ)器時(shí)作為雙向8位數(shù)據(jù)口和輸出低8位地址復(fù)用口 真正的雙向口。12DQCK/Q讀引腳數(shù)據(jù)輸入讀鎖存器寫鎖存器內(nèi)部總線 地址/數(shù)據(jù)控制C=1引腳P0.X43Vcc控制“C”=1時(shí)，此腳作地址/數(shù)據(jù)復(fù)用口1011導(dǎo)通截止輸出數(shù)據(jù)1時(shí)9/18/202212DQCK/Q讀引腳數(shù)據(jù)輸入讀鎖存器寫鎖存器內(nèi)部總線 地址/數(shù)據(jù)控制C=1引腳P0.X43Vcc0100截止導(dǎo)通輸出數(shù)據(jù)0時(shí)9/18/202212DQCK/Q讀引腳數(shù)據(jù)輸入讀鎖存器寫鎖存器內(nèi)部總線 地址/數(shù)據(jù)控制C=1引腳P0.X43Vcc輸入數(shù)據(jù)

16、時(shí)9/18/2022三、P2口（I/O口、地址總線高8位） 無需再外接上拉電阻。尋址外部存儲(chǔ)器時(shí)輸出高8位地址不接外部存儲(chǔ)器時(shí)可作為8位準(zhǔn)雙向I/O口。12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線地址高8位控制C 引腳P2.X3內(nèi)部上拉電阻Vcc控制“C”=0時(shí)，此腳作通用I/O口控制“C”=1時(shí)，此腳作高8位地址輸出口：9/18/2022四、P3口（I/O口、復(fù)用功能） P3口的特點(diǎn)在于適應(yīng)引腳信號(hào)復(fù)用功能的需要。對(duì)于復(fù)用功能為輸出的信號(hào)引腳，當(dāng)作為I/O使用時(shí)，第二功能信號(hào)引線應(yīng)保持高電平，與非門開通，以維持從鎖存器到輸出端數(shù)據(jù)輸出通路的暢通。當(dāng)輸出復(fù)用功能信號(hào)時(shí)，鎖存器應(yīng)置“1”，使與

17、非門對(duì)第二功能信號(hào)的輸出是暢通的，從而實(shí)現(xiàn)第二功能信號(hào)的輸出。12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線第二功能輸出引腳 P3.X3內(nèi)部上拉電阻Vcc第二功能輸入49/18/20229/18/2022第二功能輸出時(shí)，內(nèi)部自動(dòng)使鎖存器Q=112DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線第二功能輸出（WR，RD，TxD）引腳 P3.X3內(nèi)部上拉電阻Vcc4111反相器P3口第二功能輸出9/18/2022P3口第二功能輸入第二功能輸入時(shí)，信號(hào)經(jīng)緩沖器4直接進(jìn)入內(nèi)總線12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線 此端自動(dòng)1引腳 P3.X3內(nèi)部上拉電阻Vcc 第二功能輸入（RxD，T0，T1，IN

18、T0，INT1）41110截止9/18/20229/18/2022五、I/O口的“讀修改寫”操作 從P0P3口的邏輯電路分析可知，讀一個(gè)端口的數(shù)據(jù)有兩類：一類是讀引腳電平的，例：讀P1口線狀態(tài)時(shí)，打開三態(tài)門2，將外部狀態(tài)讀入CPU。 另一類是讀鎖存器的，首先是讀鎖存器的內(nèi)容，進(jìn)行處理后再寫到鎖存器中，這種操作即“讀-修改-寫”操作，是為了避免誤讀引腳電平。（見表2-8列出的指令）。 例如，ANL P1, A ;邏輯與指令. CPL P2.0 ;取反 INC P3 ;P3的內(nèi)容增1.P0-P3口作為輸入時(shí)，必須先對(duì)相應(yīng)端口鎖存器寫1。9/18/2022 2.5 單片機(jī)的工作時(shí)序及時(shí)鐘電路振蕩頻率

19、-晶振的頻率；機(jī)器周期-包含12個(gè)振蕩脈沖，顯然，如果使用6MHz的時(shí)鐘頻率，一個(gè)機(jī)器周期就是2s，而如使用12MHz的時(shí)鐘頻率，一個(gè)機(jī)器周期就是1s。指令周期-執(zhí)行一條指令所需要的時(shí)間稱為指令周期。指令有單字節(jié)、雙字節(jié)和三字節(jié)之分。根據(jù)指令的不同，指令周期可分別包含14個(gè)時(shí)鐘周期。一、幾個(gè)概念9/18/2022P1P2S1振蕩周期狀態(tài)周期機(jī)器周期機(jī)器周期指令周期S2S3S4S5S6S1S2S4S5S3S6P1P1P1P1P1P1P1P1P1P1P1P2P2P2P2P2P2P2P2P2P2P2牢牢記?。赫袷幹芷?= 晶振頻率fosc的倒數(shù)； 1個(gè)機(jī)器周期 = 12個(gè)振蕩周期； 1個(gè)指令周期 =

20、 1、2、4個(gè)機(jī)器周期。(很少用到此概念)9/18/2022可通過測量ALE確定CPU是否工作，ALE有時(shí)鐘的特點(diǎn)。 二、典型時(shí)序（教材3436頁）9/18/2022訪問外部數(shù)據(jù)存儲(chǔ)器指令MOVX的時(shí)序（單字節(jié)雙周期）9/18/2022三、MCS-51單片機(jī)的時(shí)鐘電路(見教材37頁）內(nèi)部方式：電容C1、C2通常取30pF，晶振頻率可在2MHZ12MHZ之間選擇（不同型號(hào)的單片機(jī)的上限頻率可能有差別）。時(shí)鐘電路是計(jì)算機(jī)的心臟，控制著計(jì)算機(jī)的工作節(jié)奏。9/18/2022四、MCS-51單片機(jī)的復(fù)位及省電方式 單片機(jī)剛開始工作時(shí)，需要復(fù)位以完成內(nèi)部初始化；程序出現(xiàn)錯(cuò)誤、跑飛、死機(jī)等非正常狀態(tài)時(shí)，需要

21、復(fù)位使單片機(jī)重新工作。 復(fù)位的輸入引腳是RST，高電平有效，它是施密特觸發(fā)器的輸入端，要保持兩個(gè)時(shí)鐘周期以上。 復(fù)位后，除了P0、P1、P2、P3、SP、SBUF寄存器外，其余SFR全部清零，但片內(nèi)SRAM中的數(shù)據(jù)不受影響。 復(fù)位方式9/18/2022復(fù)位后特殊功能寄存器SFR初值注意：復(fù)位后，SP=07H9/18/2022 復(fù)位電路上電自動(dòng)復(fù)位利用電容上電壓不能突變而是按指數(shù)規(guī)律上 升或下降的特性，產(chǎn)生所需的復(fù)位脈沖。按鍵脈沖復(fù)位通過按鍵使復(fù)位端經(jīng)電阻與Vcc接通，利用 RC微分電路得到短時(shí)的高電平。9/18/2022“看門狗”復(fù)位電路為防止程序跑飛或死機(jī)，常采用看門狗電路，如 MAX813L、IMP813L、MAX706P等。上電時(shí)，RST端有160ms的高電平復(fù)位脈沖。 P1.0輸出“喂狗”脈沖，如果超過時(shí)間不喂狗（一般程序跑飛時(shí)）則給 出復(fù)位信號(hào)?？梢允謩?dòng)復(fù)位。9/18/2022帶掉電保護(hù)的復(fù)位電路電源正