單片機與嵌入式系統(tǒng)2

1、第二章 單片機結構與原理2.1 MCS-51系列單片機的基本組成2.2 管腳與功能2.3 存儲器結構2.4 I/O邏輯結構2.5 時序及時鐘2.6 復位方式9/18/2022時鐘電路CPUROMRAMT0 T1中斷系統(tǒng)串行接口可編程I/O 接口P0 P1 P2 P3TXD RXDINT0 INT1定時計數(shù)器結構框圖中央處理器CPU：8位，運算和控制功能內(nèi)部RAM：共256個RAM單元，用戶使用前128個單元，用于存放可讀寫數(shù)據(jù)，后128個單元被專用寄存器占用。內(nèi)部ROM：4KBROM，用于存放程序、原始數(shù)據(jù)和表格。定時/計數(shù)器：兩個16位的定時/計數(shù)器，實現(xiàn)定時或計數(shù)功能。并行I/O口：4個8

2、位的I/O口P0、P1、P2、P3。串行口：一個全雙工串行口。中斷控制系統(tǒng)：5個中斷源（外部中斷2個，定時/計數(shù)中斷2 個，串行中斷1個）時鐘電路：可產(chǎn)生時鐘脈沖序列，允許晶振頻率6MHZ和12MHZ2.1 MCS-51系列單片機的基本組成一、MCS-51單片機的硬件組成9/18/2022二、MCS-51單片機的內(nèi)部結構9/18/202251單片機的主要單元（1）算術邏輯單元ALU （2）累加器ACC，程序中有時可以簡寫為A （3）輔助寄存器B，乘除指令用到 （4）程序計數(shù)器PC，不能用程序直接訪問 （5）數(shù)據(jù)指針DPTR(DPH、DPL)，有的單片機有 兩個 （6）堆棧指針SP，復位時內(nèi)容是

3、07H，一定要記住。（7）并行I/O接口P0、P1、P2、P39/18/2022PSW位地址 0D0H CY ACF0RS1RS0OVF1P位地址D7 D6D5D4D3D2D1D0Cy(PSW.7)進位標志。有進位或借位時置1AC(PSW.6)輔助進位標志。低4位有進位或借位時F0(PSW.5)用戶用位標志RS1(PSW.4)、RS0(PSW.3)選擇通用寄存器組R0R7 所在內(nèi)部RAM中的位置OV(PSW.2)溢出標志。F1(PSW.1)保留。51未用，52為用戶標志位P(PSW.0)奇偶標志。ALU運算結果中1的個數(shù)為奇數(shù)時置1復位時00（8）程序狀態(tài)寄存器PSW9/18/2022RS0、

4、RS1的設置 1 1第 3 區(qū) 18H1FH 0 1第 1 區(qū)08H0FHRS1 RS0寄存器區(qū) 片內(nèi)RAM地址 0 0第 0 區(qū) 00H07H 1 0第 2 區(qū) 10H17H上電復位后，RS1=RS0=0，CPU自動選擇第0組為當前工作寄存器組9/18/202251單片機寄存器特點1.除PC外，其它寄存器都有內(nèi)部RAM地址。2.SFR在80H開始的部分區(qū)域，未填滿128字節(jié)。只能用直接尋址訪問。3. 位地址與內(nèi)部RAM重疊。9/18/20222.2 MCS-51系列單片機的引腳與功能一、8051型引腳與功能（40腳雙列直插DIP40封裝）8、P3口線的第二功能2、振蕩電路：XTAL1、XTA

5、L23、復位引腳：RST4、并行口：P0、P1、P2、P37、ALE：地址鎖存控制信號1、電源線：VCC(+5V)、VSS(地)5、EA：訪問程序存儲控制信號6、PSEN：外部ROM讀選通信號9/18/20222.2 MCS-51系列單片機的引腳與功能一、8051型引腳與功能9/18/2022其它封裝形式（PLCC、PQFP）9/18/2022其它引腳封裝（DIP20、28，SOP20、28）9/18/20222.3 51單片機存儲器的結構哈佛結構存儲器程序存儲器ROM數(shù)據(jù)存儲器RAM片內(nèi)程序存儲器片外程序存儲器片內(nèi)數(shù)據(jù)存儲器片外數(shù)據(jù)存儲器9/18/20222.3 51單片機存儲器的結構 12

6、345678910111213142827262524232221 201918171615EPROM276412345678910111213142827262524232221 201918171615EPROM27641234567891011121314151617181920403938373635343332313029282726252424222112345678910111213142827262524232221 201918171615RAM6264 12345678910111213142827262524232221 201918171615RAM6264 8052片

7、內(nèi)RAM片內(nèi)ROM256B（字節(jié)）8K64K64K9/18/20222.3 51單片機存儲器的結構（8052）EA=1時，CPU先從片內(nèi)程序存儲器空間0000H-1FFFH取指執(zhí)行；當PC的值大于1FFFH時才訪問外部的程序存儲器空間。若EA=0時，CPU只從片外程序存儲器空間取指執(zhí)行。9/18/2022 標準的51單片機程序存儲器地址范圍是： 0000HFFFFH，共64KB空間。 在64KB的程序存儲器中0000H002AH(地址向量區(qū))區(qū)域具有特殊用途，是保留給系統(tǒng)使用的。即：0000H0002H，為上電或復位的入口地址；0003H000AH，為外部中斷0的中斷地址區(qū)；000BH0012

8、H，為定時/計數(shù)器0（T0）的中斷地址區(qū)；0013H001AH，為外部中斷1的中斷地址區(qū)；001BH0022H，為定時/計數(shù)器1（T1）的中斷地址區(qū)；0023H002AH，為串口(TI，RI)中斷地址區(qū)；002BH0032H，為定時/計數(shù)器2（T2）的中斷地址區(qū)。(52)一、程序存儲器ROM9/18/20220000H0001H0002H(PC)中斷5中斷4中斷3中斷2中斷10003H000BH0013H001BH0023H002BH外部中斷0定時器0中斷外部中斷18位1FFFH1FFEH片內(nèi)程序存儲器資源分布中斷入口地址定時器2中斷中斷6串行口中斷定時器1中斷9/18/2022二、 內(nèi)部數(shù)據(jù)

9、存儲器 SRAM Direct AddressingIndirect Addressing9/18/2022(1)寄存器組的設置（RS1、RS0）9/18/2022(2)位操作區(qū)（20H2FH=16字節(jié))9/18/2022 特殊功能寄存器區(qū)（80HFFH）與 SRAM的高128字節(jié)地址在物理上是重疊的。操作時通過不同指令區(qū)分。 特殊功能寄存器區(qū)存放的是51單片機中專用寄存器（SFR）的數(shù)據(jù)。其名稱、符號及字節(jié)地址見下表所示。(3)其它SRAM區(qū)的劃分(4)特殊功能寄存器SFR 片內(nèi)SRAM區(qū)的30H7FH可用作高速的數(shù)據(jù)存儲區(qū)或堆棧區(qū)。 片內(nèi)SRAM區(qū)的80HFFH可用作一般的數(shù)據(jù)存儲區(qū)（要間

10、接尋址，8051無這個區(qū)域）或堆棧區(qū)。9/18/2022特殊功能寄存器SFR地址表（8051）離散分布有21個特殊功能寄存器SFR。 11個可以進行位尋址。對SFR只能使用直接尋址方式，書寫時可使用寄存器符號，也可用寄存器單元地址。8052增加了定時/計數(shù)器2的設置，占用C8HCDH。具體參看相關資料。9/18/2022 SFR能夠位尋址的是地址末位能被8整除的，即末位在16進制下是0或8。因此能夠位尋址的有：NameAddressNameAddressP080HTCON88HP190HSCON98HP2A0HIEA8HP3B0HIPB8HC0HT2CONC8HPSWD0HD8HACCE0HE

11、8HBF0HF8H9/18/2022 外部數(shù)據(jù)存儲器（keil C 用xtata聲明）的地址范圍是:0000HFFFFH。與內(nèi)部數(shù)據(jù)存儲器00HFFH重疊，通過指令區(qū)分：片內(nèi)MOV，片外MOVX。 MOVX A, DPTR MOVX DPTR, A MOVX Ri, A MOVX A,Ri 注意：i= 0, 1。堅決不能為2,3,4,5,6,7，除非你自己設計的CPU三、外部數(shù)據(jù)存儲器9/18/2022 2.4 單片機I/O端口邏輯結構8051有4個8位并行I/O端口，記做P0、P1、P2、P3；這四個口都是準雙向的I/O口，共占有32條管腳；每一條I/O線都能獨立的用作輸入或輸出，作輸出時可

12、以鎖存，作輸入時可以緩沖；P0、P2、P3還具有第二功能。 9/18/2022一、P1口（I/O口） 鎖存器輸入緩沖器輸出驅(qū)動器P1口其中一位的邏輯結構12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線Vcc引腳P1.X內(nèi)部上拉電阻9/18/2022P1口的輸出操作12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線Vcc引腳P1.X內(nèi)部上拉電阻110截止=1輸出數(shù)據(jù) = 1 時電路的內(nèi)部有上拉電阻，與場效應管共同組成輸出驅(qū)動電路。作為輸出口使用時，無需再外接上拉電阻。一、P1口（I/O口） 9/18/202212DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線Vcc引腳P1.X內(nèi)部上拉電阻001=0導通輸出

13、數(shù)據(jù) = 0時P1口的輸出操作9/18/2022P1口的輸入操作并行口作為輸入口使用時，有兩種方式：讀鎖存器、讀引腳。讀鎖存器：并不是從芯片外部讀入數(shù)據(jù)，而只是把端口鎖存器中的內(nèi)容讀到內(nèi)部總線。 先將P1口的數(shù)據(jù)讀入CPU，在ALU中進行運算，運算結果再送回P1。讀修改寫操作讀引腳：真正把芯片外部的數(shù)據(jù)讀入到內(nèi)部總線。 先向P1口鎖存器寫入1，然后進行讀操作；此時讀進來的是引腳的信號。準雙向I/O口9/18/202212DQCK/Q讀引腳 =1讀鎖存器寫鎖存器內(nèi)部總線Vcc引腳P1.X內(nèi)部上拉電阻110截止讀引腳 MOV A,P1讀鎖存器 ANL P1,A9/18/2022 二、P0口（I/O

14、、數(shù)據(jù)總線、地址總線低8位）包含一個輸出鎖存器、兩個三態(tài)輸入緩沖器、一個數(shù)據(jù)輸出驅(qū)動電路和一個輸出控制電路。作為通用的I/O口時，是一個漏極開路電路，必須外接上拉電阻；作為地址/數(shù)據(jù)線使用時，不需外接上拉電阻；12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線地址/數(shù)據(jù)控制C引腳P0.X43VccP0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.09/18/2022 二、P0口（I/O、數(shù)據(jù)總線、地址總線低8位）不接外部存儲器時可作為8位準雙向I/O口使用。漏極開路，需外接上拉電阻?？刂啤癈”=0 時，此腳作準雙向I/O口12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線地址/數(shù)據(jù)控制C=

15、0引腳P0.X43Vcc截止09/18/2022二、P0口（I/O、數(shù)據(jù)總線、地址總線低8位）尋址外部存儲器時作為雙向8位數(shù)據(jù)口和輸出低8位地址復用口 真正的雙向口。12DQCK/Q讀引腳數(shù)據(jù)輸入讀鎖存器寫鎖存器內(nèi)部總線 地址/數(shù)據(jù)控制C=1引腳P0.X43Vcc控制“C”=1時，此腳作地址/數(shù)據(jù)復用口1011導通截止輸出數(shù)據(jù)1時9/18/202212DQCK/Q讀引腳數(shù)據(jù)輸入讀鎖存器寫鎖存器內(nèi)部總線 地址/數(shù)據(jù)控制C=1引腳P0.X43Vcc0100截止導通輸出數(shù)據(jù)0時9/18/202212DQCK/Q讀引腳數(shù)據(jù)輸入讀鎖存器寫鎖存器內(nèi)部總線 地址/數(shù)據(jù)控制C=1引腳P0.X43Vcc輸入數(shù)據(jù)

16、時9/18/2022三、P2口（I/O口、地址總線高8位） 無需再外接上拉電阻。尋址外部存儲器時輸出高8位地址不接外部存儲器時可作為8位準雙向I/O口。12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線地址高8位控制C 引腳P2.X3內(nèi)部上拉電阻Vcc控制“C”=0時，此腳作通用I/O口控制“C”=1時，此腳作高8位地址輸出口：9/18/2022四、P3口（I/O口、復用功能） P3口的特點在于適應引腳信號復用功能的需要。對于復用功能為輸出的信號引腳，當作為I/O使用時，第二功能信號引線應保持高電平，與非門開通，以維持從鎖存器到輸出端數(shù)據(jù)輸出通路的暢通。當輸出復用功能信號時，鎖存器應置“1”，使與

17、非門對第二功能信號的輸出是暢通的，從而實現(xiàn)第二功能信號的輸出。12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線第二功能輸出引腳 P3.X3內(nèi)部上拉電阻Vcc第二功能輸入49/18/20229/18/2022第二功能輸出時，內(nèi)部自動使鎖存器Q=112DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線第二功能輸出（WR，RD，TxD）引腳 P3.X3內(nèi)部上拉電阻Vcc4111反相器P3口第二功能輸出9/18/2022P3口第二功能輸入第二功能輸入時，信號經(jīng)緩沖器4直接進入內(nèi)總線12DQCK/Q讀引腳讀鎖存器寫鎖存器內(nèi)部總線 此端自動1引腳 P3.X3內(nèi)部上拉電阻Vcc 第二功能輸入（RxD，T0，T1，IN

18、T0，INT1）41110截止9/18/20229/18/2022五、I/O口的“讀修改寫”操作 從P0P3口的邏輯電路分析可知，讀一個端口的數(shù)據(jù)有兩類：一類是讀引腳電平的，例：讀P1口線狀態(tài)時，打開三態(tài)門2，將外部狀態(tài)讀入CPU。 另一類是讀鎖存器的，首先是讀鎖存器的內(nèi)容，進行處理后再寫到鎖存器中，這種操作即“讀-修改-寫”操作，是為了避免誤讀引腳電平。（見表2-8列出的指令）。 例如，ANL P1, A ;邏輯與指令. CPL P2.0 ;取反 INC P3 ;P3的內(nèi)容增1.P0-P3口作為輸入時，必須先對相應端口鎖存器寫1。9/18/2022 2.5 單片機的工作時序及時鐘電路振蕩頻率

19、-晶振的頻率；機器周期-包含12個振蕩脈沖，顯然，如果使用6MHz的時鐘頻率，一個機器周期就是2s，而如使用12MHz的時鐘頻率，一個機器周期就是1s。指令周期-執(zhí)行一條指令所需要的時間稱為指令周期。指令有單字節(jié)、雙字節(jié)和三字節(jié)之分。根據(jù)指令的不同，指令周期可分別包含14個時鐘周期。一、幾個概念9/18/2022P1P2S1振蕩周期狀態(tài)周期機器周期機器周期指令周期S2S3S4S5S6S1S2S4S5S3S6P1P1P1P1P1P1P1P1P1P1P1P2P2P2P2P2P2P2P2P2P2P2牢牢記?。赫袷幹芷?= 晶振頻率fosc的倒數(shù)； 1個機器周期 = 12個振蕩周期； 1個指令周期 =

20、 1、2、4個機器周期。(很少用到此概念)9/18/2022可通過測量ALE確定CPU是否工作，ALE有時鐘的特點。 二、典型時序（教材3436頁）9/18/2022訪問外部數(shù)據(jù)存儲器指令MOVX的時序（單字節(jié)雙周期）9/18/2022三、MCS-51單片機的時鐘電路(見教材37頁）內(nèi)部方式：電容C1、C2通常取30pF，晶振頻率可在2MHZ12MHZ之間選擇（不同型號的單片機的上限頻率可能有差別）。時鐘電路是計算機的心臟，控制著計算機的工作節(jié)奏。9/18/2022四、MCS-51單片機的復位及省電方式 單片機剛開始工作時，需要復位以完成內(nèi)部初始化；程序出現(xiàn)錯誤、跑飛、死機等非正常狀態(tài)時，需要

21、復位使單片機重新工作。 復位的輸入引腳是RST，高電平有效，它是施密特觸發(fā)器的輸入端，要保持兩個時鐘周期以上。 復位后，除了P0、P1、P2、P3、SP、SBUF寄存器外，其余SFR全部清零，但片內(nèi)SRAM中的數(shù)據(jù)不受影響。 復位方式9/18/2022復位后特殊功能寄存器SFR初值注意：復位后，SP=07H9/18/2022 復位電路上電自動復位利用電容上電壓不能突變而是按指數(shù)規(guī)律上 升或下降的特性，產(chǎn)生所需的復位脈沖。按鍵脈沖復位通過按鍵使復位端經(jīng)電阻與Vcc接通，利用 RC微分電路得到短時的高電平。9/18/2022“看門狗”復位電路為防止程序跑飛或死機，常采用看門狗電路，如 MAX813L、IMP813L、MAX706P等。上電時，RST端有160ms的高電平復位脈沖。 P1.0輸出“喂狗”脈沖，如果超過時間不喂狗（一般程序跑飛時）則給 出復位信號。可以手動復位。9/18/2022帶掉電保護的復位電路電源正