信號頻率特征檢測儀分析研究 機械制造專業(yè)

1、摘要：從“十一五”提出加速發(fā)展鐵路和城市交通規(guī)劃至今,中國逐步跨入“高鐵時代”,高鐵的出現加快了鐵路客運和貨運的流動速度,提高了鐵路運輸的總體效率,為我國的經濟發(fā)展和社會進步貢獻了新的力量。但高速鐵路列車運行速度的逐步提升以及列車運行密度的不斷增加,也給鐵路部門對列車的控制和調度提出了更高的要求。軌道電路是鐵路運輸系統(tǒng)十分重要的組成部分,肩負著對列車運行控制和信息傳遞的重任,而在軌道電路中,軌道移頻信號是鐵路電務與機車交流的“語言”,通過軌道移頻信號不僅可以判斷出列車的位置,也可以檢測出列車的運行速度,向列車傳遞控制信息。因此,研發(fā)一款滿足目前高速鐵路移頻信號檢測要求的便攜式軌道移頻信號檢測儀

2、,能夠快速、準確、便捷的檢測出軌道移頻信號的特征參數,及時發(fā)現移頻設備故障,對維護移頻設備穩(wěn)定工作,保證列車安全運行,具有重要的現實意義。目錄 HYPERLINK l _Toc18516_WPSOffice_Level1 第一章 緒 論2 HYPERLINK l _Toc25159_WPSOffice_Level2 1.1 論文研究的背景以及研究現狀2 HYPERLINK l _Toc7480_WPSOffice_Level2 1.2 論文研究的目的及意義3 HYPERLINK l _Toc15000_WPSOffice_Level2 1.3 論文內容和章節(jié)安排3 HYPERLINK l _T

3、oc25159_WPSOffice_Level1 第二章 總體設計5 HYPERLINK l _Toc25743_WPSOffice_Level2 2.1 基本原理5 HYPERLINK l _Toc25159_WPSOffice_Level3 2.1.1 FPGA原理5 HYPERLINK l _Toc7480_WPSOffice_Level3 2.1.2 DDS原理5 HYPERLINK l _Toc23129_WPSOffice_Level2 2.2 系統(tǒng)組成6 HYPERLINK l _Toc15000_WPSOffice_Level3 2.2.1 控制單元6 HYPERLINK l

4、_Toc25743_WPSOffice_Level3 2.2.2 存儲及數據轉換單元7 HYPERLINK l _Toc23129_WPSOffice_Level3 2.2.3 顯示模塊8 HYPERLINK l _Toc28700_WPSOffice_Level2 2.3 混頻模塊8 HYPERLINK l _Toc28700_WPSOffice_Level3 1.損益轉換;8 HYPERLINK l _Toc4824_WPSOffice_Level3 2.噪聲系數：因為它仍然在系統(tǒng)的前端，NF對系統(tǒng)噪聲有較大的影響。適用于適配器：8 HYPERLINK l _Toc25157_WPSOff

5、ice_Level3 3、線性度：線性度是系統(tǒng)中一個重要的指標;8 HYPERLINK l _Toc25103_WPSOffice_Level3 4、隔離（平衡）;8 HYPERLINK l _Toc6581_WPSOffice_Level3 5、其他性能參數：阻抗，功耗;8 HYPERLINK l _Toc2596_WPSOffice_Level3 6、混頻器的典型指標：8 HYPERLINK l _Toc4824_WPSOffice_Level2 2.4 濾波模塊9 HYPERLINK l _Toc25157_WPSOffice_Level2 2.5 檢波模塊9 HYPERLINK l _

6、Toc25103_WPSOffice_Level2 2.6 掃頻模塊10 HYPERLINK l _Toc6581_WPSOffice_Level2 2.7 本章小結11 HYPERLINK l _Toc7480_WPSOffice_Level1 第三章 硬件設計12 HYPERLINK l _Toc2596_WPSOffice_Level2 3.1 硬件總體設計12 HYPERLINK l _Toc32095_WPSOffice_Level2 3.2 主要控制模塊設計12 HYPERLINK l _Toc32095_WPSOffice_Level3 3.2.1 單片機最小系統(tǒng)12 HYPER

7、LINK l _Toc30216_WPSOffice_Level3 3.2.3 液晶及示波器顯示模塊 HYPERLINK l _Toc30000_WPSOffice_Level3 第 1 腳：VSS 為電源地；13 HYPERLINK l _Toc23491_WPSOffice_Level3 第 2 腳：VDD 接到 5V 的電源正極上；13 HYPERLINK l _Toc30216_WPSOffice_Level2 3.3 混頻模塊硬件設計14 HYPERLINK l _Toc23955_WPSOffice_Level3 3.3.1 前置放大電路 HYPERLINK l _Toc21111

8、_WPSOffice_Level3 3.3.2 中頻的選擇 HYPERLINK l _Toc29701_WPSOffice_Level3 3.3.3 混頻電路 HYPERLINK l _Toc30000_WPSOffice_Level2 3.4 濾波器模塊硬件設計16 HYPERLINK l _Toc23491_WPSOffice_Level2 3.5 檢波電路硬件設計16 HYPERLINK l _Toc23955_WPSOffice_Level2 3.6 掃頻發(fā)生模塊17 HYPERLINK l _Toc21111_WPSOffice_Level2 3.7 電源轉換電路設計18 HYPER

9、LINK l _Toc29701_WPSOffice_Level2 3.8 本章小結18 HYPERLINK l _Toc15000_WPSOffice_Level1 第四章 軟件設計19 HYPERLINK l _Toc283_WPSOffice_Level2 4.1 軟件總體設計19 HYPERLINK l _Toc27970_WPSOffice_Level2 4.2 設置狀態(tài)和在運作狀態(tài)處理函數設計19 HYPERLINK l _Toc283_WPSOffice_Level3 (a) 設置狀態(tài)處理函數流程圖 (b) 運行狀態(tài)處理函數流程圖19 HYPERLINK l _Toc29827_

10、WPSOffice_Level2 4.3 7279接收按鍵信息中斷服務流程設計19 HYPERLINK l _Toc10703_WPSOffice_Level2 4.3 本章小結20 HYPERLINK l _Toc25743_WPSOffice_Level1 第五章 調試與結果21 HYPERLINK l _Toc24111_WPSOffice_Level2 5.1 正交掃頻信號源測試21 HYPERLINK l _Toc25587_WPSOffice_Level2 5.2 制作的增益控制電路的測試結果21 HYPERLINK l _Toc19182_WPSOffice_Level2 5.3

11、 本章小結21第一章 緒 論1.1 論文研究的背景以及研究現狀關于電路測試，電子通信技術人員關注對通信產生重大影響的因素，例如配置信息，頻譜條件，信號失真和噪聲條件。要理解為什么上述情況會發(fā)生，它是如何發(fā)生的，以及如何監(jiān)測它，有必要進行信號檢測。例如，在諧波發(fā)生了諧波失真，進行頻譜分析的觀察與檢測，查看有無倍頻干擾，便可以分析產生噪聲的頻帶，然后設置濾波器以消除這些頻率段的噪聲。 因此頻率分析便更加清楚。為防止信號傳輸對頻率之間干擾的影響，可以測試頻譜占用以了解與得知情況。有許多方法可以測量信號。我們可以使用示波器來監(jiān)控頻率，波長和信號幅度。示波器曲線是電壓變化的幅值，水平和垂直軸可以顯示電壓

12、變化。通過示波器，我們可以了解其功率幅度的變化，以及對信號頻譜的理解和分析。但是一些復雜變化的信息示波器便無能為力了?，F在與以往的掃頻儀在工作原理上相比，主要采用濾波后AD的采樣和檢測，并通過DPS方法進行濾波。在正常情況下，信號頻率計可以進行調制信號，進行矢量分析并測量信號。我們還可以借助使用跟蹤源，筑波橋等輔助測量設備測試傳輸線，場強和元件傳輸特性。頻率掃描器可分為臺式頻譜分析儀，手持頻譜分析儀，PXI頻譜分析儀和LXI頻譜分析儀，是頻譜分析儀的主流。對于信號頻率特征儀的最新發(fā)展，其具有優(yōu)于掃描頻譜分析儀的明顯優(yōu)勢：它具有更多的觸發(fā)模式，因此可以測試頻率變化更快的系統(tǒng)。其硬件結構與現代頻譜

13、分析儀類似，因此具有較高的數據處理速度和較高的帶寬。1.2 論文研究的目的及意義我們可以通過信號頻率特征的分析來發(fā)現許多有用的信息，但是對于高頻的信號頻譜分析常用的頻率特征檢測分析方法便不適用了。為了完善解決這類問題，便可以使用外差原理?；诒菊n題研究的信號頻率特征儀設計，可以進行識別振幅信號和調制頻率，也可以確定函數的中心頻率，其在通信系統(tǒng)領域有著較好的應用前景。通常情況下，我們平時所采用的都是只適用于低頻段的儀器，其一般以DSP為控制核心的算法進行信號采集，將模擬信號數字化，通過AD采集信號，再進行傅里葉變換，最后分析來實現頻譜分析功能。因為傅里葉計算方法太過繁瑣，所以大多簡單的信號頻率特

14、征儀精度都不會太高。所以本設計有著幾大優(yōu)勢。一，本設計同時適用于低頻信號和高頻信號；二，本設計有著較高的精度和處理速度；三，本設計比較易于操作，可通過按鍵直接設置所需的帶寬，頻率以及其他各項需求。1.3 論文內容和章節(jié)安排本論文設計了一種基于外差原理采用被測信號與本征頻率實現的信號頻率特征檢測儀。本文一共有六章，具體內容如下：緒論 介紹了該課題的研究背景和意義。介紹了信號頻率特征檢測儀的作用，發(fā)展情況及論文的安排?？傮w設計 介紹了信號頻率特征檢測儀的總體設計。首先介紹了本文總體設計與基本原理。然后介紹了本設計的系統(tǒng)組成以及混頻模塊，濾波模塊，檢波模塊及掃頻模塊的設計硬件設計 介紹了硬件總體設計

15、，主要控制模塊設計，混頻模塊，濾波模塊，檢波模塊及掃頻模塊的硬件設計以及電源轉換電路的設計。軟件設計 介紹了軟件的總體設計，處理函數設計以及接受鍵信息中斷服務流程設計。測試儀結果 完成了正交掃頻信號的測試與增益控制電路的測試。總結與展望 這一章的內容是對本文所研究的總結，以及對未來的應用來做一些展望?？傮w設計本設計為一個精度高并且可適用于高頻的頻率特征儀。主題設計是使用單片機控制各項模塊，并可以通過示波器觀察到信號頻譜，同時能設置按鍵使液晶屏顯示實時帶寬、運行狀態(tài)以及中心頻率等。本設計包含混頻模塊、掃頻模塊、濾波、檢波以及控制模塊，連接與調試各模塊，可設計出本設計的組成框圖如圖2-1所示。2.

16、1 基本原理本設計采用DDS原理，使用最小步進100kHz，輸出范圍1MHz30MHz的掃頻信號，FPGA控制輸出，再使用增益控制電路來使幅值進行穩(wěn)定輸出?；旌暇W絡輸出信號與振幅穩(wěn)定的掃頻信號，混合423kHz的信號放大濾波電路頻率，收集標本。把采樣數據先送入FPGA中的RAM，同時與單片機處理的X軸正斜率電壓輸入示波器，顯示出頻譜。再設置帶寬，中心頻率，頻譜運行狀態(tài)以及鍵盤和LCD液晶屏，最后完成測試。2.1.1 FPGA原理在本系統(tǒng)中，FPGA主要用于生成正交掃描信號以及存儲和輸出數字信號。 FPGA，也稱為現場可編程門陣列，是基于可編程器件，如PAL，GAL和CPLD定制集成電路（ASI

17、C）領域的半自動電路。 其不僅解決了專用電路短缺的問題，而且還解決了器件原始可編程門的一些缺點。FPGA與CPLD的差別不同是工作原理和結構特征。2.1.2 DDS原理DDS是一種新的頻率編譯方法。它最初是由Joseph Tierney和其他人提出的。它具有高輸出分辨率特性，低功耗，快速切換速度和頻率切換相位連續(xù)的特點。為此，理解DDS模塊在數字信號處理和硬件實現中起著重要作用。DDS結構主要由四個大型結構組成，例如相位累加器，波形存儲器，數模轉換器（D / A）和低通濾波器。它的相位編譯器由一個N位加法器和一個N位累加器組成，這是DDS模塊的一個非常重要的部分。根據時鐘頻率基準，單元DDS開

18、始工作;使用各基準時鐘時，積聚在FW控制字和出口登記頻率的復數值，然后將添加到注冊表，并反饋由先前參考時鐘統(tǒng)一記錄產生的數據的積累。這樣，在時鐘的影響下，頻率控制字可以連續(xù)累加。此時，通過查看對應于該地址的幅值表，將來自相位累加器的數據的輸出用作波形存儲器中的地址，就可以完成從相位到幅值的轉換。2.2 系統(tǒng)組成本設計的核心電路控制設計為 MSP430F169 主控芯片、存儲及數據轉換單元、顯示模塊等，其顯示模塊可顯示本設計的中心頻率，也可顯示出本設計的運行狀態(tài)，以便于更好的校驗電路的操作狀態(tài)。這些設計作為控制模塊，可使硬件電路進行進行有效工作。2.2.1 控制單元單片機是在單個集成電路芯片上進

19、行微型計算機集成的，其組件為I/O 接口電路， CPU，定時器，內存以及其他計算機組件。單片機在人類生活和工作的各個領域廣泛應用。 其更小，更靈活的計算機的特征使其擁有了相對低的成本和相對容易的轉換。在控制方面，其可以解決從簡單到復雜的控制任務，其也可以方便地用于多機的分布式控制和分布式控制。 單片機的發(fā)展趨勢為：結構更加完整；功能更加強大；使用更加方便；低電壓；更低功損耗以及更低廉的價格。本設計采用64位封裝的MSP430F169芯片。 它是TI開發(fā)的更低功耗的信號控制器。 它可以在低電壓和低功耗下運行，具有非常優(yōu)秀的處理信號能力和良好的片內外設。MSP430F169的內部組件包括：1、帶2

20、個晶體振蕩器和1個數字控制振蕩器（DCO）的時鐘單元；2、可作為通用定時器，IAEA定時器；3、帶有三個捕捉/比較寄存器，16 位的定時器 Timer-A；4、帶有七個捕捉/比較寄存器，16 位的定時器 Timer-B；5、2 個擁有中斷能力的 8 位的并行端口：P1 和 P2；6、4 個 8 位的并行端口：P3、P4、P5 和 P6；7、COMPARATOR_A模擬比較器；8、12 位 A/D 轉換器；9、2 通道的串行通信接口（用軟件選擇 UART/SPI 模式）；10、1 個硬件乘法器；11、60KB+256 字節(jié)的 FLASH 和 2KB 的 RAM。MSP430F169 單片機的主要

21、特性如下：1、低電壓電壓范圍：1.83.6V；2、超低功耗；3、五的省電模式：lpm0 LPM4，其中 LPM4 最低耗電，只有 0.1uA；4、等待方式進行喚醒，時間是小于 6us 的；5、16 位的 RISC 結構和 125ns 的指令周期；6、時鐘模塊的配置：高速和高速晶體，數字振蕩器 DCO；7、內部溫度傳感器；8、兩通道的串行通信接口，可以用于異步或者是同步模式；9、6 個 8 位的并行接口，且 2 個 8 位端口是有中斷能力的；10、硬件乘法器；11、多大 60KB Flash 和 2KB RAM；12、串行在系統(tǒng)編程。MSP430F169 單片機具有以下硬件結構特點：低功耗。在R

22、AM下，其電流僅為0.1uA，其等待方式電流也僅為0.8uA；它的活動狀態(tài)電流也僅為250uA/MIPS；模擬組件：12位A/D；RISC 中央處理器為16位，指令周期為125ns，其可以實現高性能應用的同時用來減少代碼空間；MSP430F169包含豐富的芯片，可降低節(jié)點的功耗和尺寸。由于芯片的豐富性，整個電路變得非常簡單。對于功耗，時鐘頻率等，RAM滿足本設計的要求。在省電模式下，RAM僅消耗0.1mA，而在待機模式下也僅為0.7mA。本設計需要雙定時器中斷，串行通信接口，A / D轉換和防止無線系統(tǒng)中斷的監(jiān)控設備。它們集成在芯片的內部組件中，大大簡化了電路并降低了成本。此外，MSP430F

23、169包含許多時鐘源，可以單獨進行工作和關閉，為設備定期喚醒提供了極大的便利。2.2.2 存儲及數據轉換單元本設計使用MSP430F169單片機中的A / D模塊收集檢測檢波器模塊輸出的數據并將其保存在FPGA 的RAM中。 接下來，給示波器發(fā)送到X軸正斜率電壓，由單片機處理以顯示頻譜。 在將一些實際量傳感器轉換為代表性信號檢測之后，在處理和控制它們時必須將它們轉換成數字信號，以實現模數轉換器的模數轉換。單片機的模塊的主要功能是： 1、采樣率更高，可達到200kbit / s;2、CPU的內部具備溫度傳感器。3、內置采樣保持電路。4、有內置時鐘，還可以選擇外接時鐘。5、帶有兩個硬件觸發(fā)器;6、

24、有16條記錄存儲轉換結果寄存器;7、配備8個外部通道和4個內部通道;8、A/D 轉換分為 4 種模式； 9、功耗可以通過ADC12核心關機功能保存在系統(tǒng)中。在獲取檢波器收集的模擬信號并進行轉換后，將其存儲在FPGA的RAM中，然后由單片機處理數據。2.2.3 顯示模塊要顯示所設置的中心頻率，運行狀態(tài)帶寬等，需要操作和維護部分顯示器。通常不同類型的液晶根據點矩陣的實際特征線或液晶寬度來命名。這種類型的液晶具有缺點，即應用范圍相對較小，設計上應更加全面。本設計采用LCD12864作為液晶屏。LCD12864共用串行接口與并行接口，使用者可以選擇其中一種工作模式。液晶型號LCD12864F可顯示字符

25、漢字和圖形，其擁有128個集成字符（8*16 點陣），和8192個漢字（16*16 點陣）和RAM 64 * 256點陣，電壓電源為3.35V ，內置脈沖電路不需要負電壓。顯示內容為128列* 64行。屏幕顏色為黃色和綠色。 LCD類型是STN。它可以通過8位并行接口或3位串行接口連接到MCU?？蚣艹叽鐬?3 mm * 70 mm * 12.5 mm，視線為73 mm * 39 mm。點之間的距離為0.52 mm * 0.52 mm，點的尺寸為0.48 mm * 0.48 mm。12864F的邏輯運算為4.55.5V。如果模塊背面R4電阻的電阻為0，則該模塊可以直接與3V單片機連接。可以通過更

26、改模塊背面的R1電阻值來調整屏幕對比度。2.3 混頻模塊混頻模塊的原理是在時間域中乘以輸入信號。關鍵績效指標：1.損益轉換;2.噪聲系數：因為它仍然在系統(tǒng)的前端，NF對系統(tǒng)噪聲有較大的影響。適用于適配器：（1）單邊帶噪聲系數（2）雙邊帶噪聲系數在正常情況下，雙邊帶的噪聲系數小于單邊帶的噪聲。3、線性度：線性度是系統(tǒng)中一個重要的指標;4、隔離（平衡）;5、其他性能參數：阻抗，功耗;6、混頻器的典型指標：SSB NF：12 dBIIP3：+ 5 dB增益：10 dB。本設計中，用乘法器形成混頻器電路。AD835為乘數，振動信號和輸入信號乘以兩個頻率和差分信號，以實現混合效應。與最常見的mc1569

27、相比，兩輸入信號可以具有1V的電容，并且可以有效抑制噪聲。但mc1569的最大信號振幅有兩個輸入端，分別為15MV和100MV，信噪比較低。 AD835具有更大的動態(tài)范圍和更靈活的制作方式，更適合本設計主題。2.4 濾波模塊要輸出混頻器以獲得非中頻信號，需在后面添加窄帶濾波器。混頻器輸入頻帶很大，濾波器功能是將測試中的信號頻率改變?yōu)橹蓄l，基于中頻變換，得到幅度。再對轉換到中頻的所有信號進行分析以獲得頻譜。中頻輸入信號的功率和幅度值是線性的。如果輸入信號增加，它也會增加。所以我們有設計的檢測中頻信號的解決方案可行。設計中還應存在中頻信號的放大過程。許多混頻器不會輸出具有豐富兼的諧波分量信號，只對

28、一個中頻感興趣。該濾波器以中間的帶通濾波頻率為中心，從其他濾波信號提取中頻信號。使用濾波器時，我們關注幾個因素：中心頻率和帶寬。該系統(tǒng)的核心為OPA228作為源帶通濾波器。其功能是僅允許信號通過并抑制流量范圍。 2.5 檢波模塊有效值檢波電路可以測量濾波器輸出信號的有效值，這樣可以更容易地獲得A / D并存儲RMS值供以后參考。使用二極管和電容器創(chuàng)建簡單的測試電路。該方法涉及輸入信號幅度較大，輸入電壓的峰值與輸出電壓成線性關系。但是，如果輸入信號幅度很小，則測量數據不準確。通過集成的RMS轉換芯片TLC1968設計，其具有高頻響應的高分辨率RMS適配器可滿足該系統(tǒng)的要求。對于具有簡單誤差和大帶

29、寬的各種復雜波形，相同計算的RMS轉換率可以具有實際RMS值?？梢允褂眯酒瑘?zhí)行峰值輸入信號檢測，直接計算峰值檢波器和最大正弦輸出信號經過分析，TLC1968可直接檢測混合固定頻率信號的有效值，提高了系統(tǒng)集成度，便于擴展頻段。2.6 掃頻模塊頻率特性測試的本質是頻率掃描信號的出現，它向給定頻率提供正弦信號，作為網絡測試的公共輸入。系統(tǒng)編程采用CPLD芯片，采用EDA技術和單片機控制技術構成正弦波形掃描裝置。直接數字頻率控制是一種純粹的數字方法。因為DDS可保持固定相，并且可以實現幅度，頻率和相位控制，該DDS可編程，DDS技術是一種變換器D / A，和累加器相位，同表ROM正弦組裝線性頻率控制字

30、。其本質為相位累加器。當增量為1，累加器字寬為32時，輸出地址對應于縱波1的相位分辨率，并對ROM表輸入不同瞬時相位輸出的幅度編碼。使用FPGA的DDS的實施過程中的基本流程如下：接口VXI系存儲在RAM固定數據存儲器產生的數據，然后使用相位累加器來計算并確定在RAM存儲器中的數據存儲地址，最后的輸出數據來控制頻率，最后通過轉換DAC實現任意波形的輸出。該技術在數字通信系統(tǒng)中具有廣泛的應用。它具有連續(xù)相變，高頻精度和快速頻率變化的特點。 DDS電路采用FPGA設計，可通過軟改參數使電路設計更加方便。 FPGA設計的DDS電路比DDS芯片更靈活，適用于芯片內置的應用，設計和機箱。系統(tǒng)的成本不會增

31、加太多。因此，FPGA的設計更具成本效益。波頻合成原理：直接數字合成器（DDS），這種技術在現階段比較典型，應用范圍也很廣。我們可以通過DDS生成隨機波形，正弦波頻率可以不同，并且可以使用其來控制所生成波形的初始相位。DDS 的原理框圖如 2-2 所示。圖 2-2 DDS 原理圖 本系統(tǒng)由相位聚合器，低通濾波器，D / A適配器和波形存儲器組成。參考時鐘控制在相位組件中輸入的頻率控制字。其原理為數據用作標簽，表搜索表標題生成相空間，然后轉換相位容量，然后執(zhí)行相位轉換為幅度，從而輸出不同的相位編碼。相位聚合器通過N位加法和相位寄存器累加。每當脈沖來自一時鐘時，加法器就會添加來自相位寄存器和頻率控

32、制的數據輸出，最后將結果發(fā)送到相位累加器數據的輸入，該數據在之前設置動詞，數據在一小時后重新饋送到相反的輸入，然后通知繼續(xù)添加頻率和相位控制字數據。同時，累加結果高于控制字相位的M位。另外，使用其結果作為波長數據的地址標題，以便相位在參考時鐘的影響下累積。當它已滿時，會發(fā)生溢出，從而完成一個周期，它便是復合信號的周期，直接數字合成信號的頻率也就是收集器的溢出頻率。 2.7 本章小結本章主要完成了系統(tǒng)的總體設計，介紹了信號頻率特征檢測儀的總體設計思路。之后介紹了本文總體設計與基本原理。最后介紹了本設計的系統(tǒng)組成以及混頻模塊，濾波模塊，檢波模塊及掃頻模塊的設計，闡述了選用這幾種方案的依據以及效用，

33、最后完成了本文的整體設計，為后續(xù)的研究工作做了充分的知識儲備和理論基礎。第三章 硬件設計3.1 硬件總體設計本系統(tǒng)是信號頻率特征儀。輸入信號首先由前置放大器電路放大，然后與掃頻器的信號發(fā)送到混頻器，混合信號被放大并發(fā)送到濾波器濾波，僅發(fā)送423 kHz信號作為信號頻率輸出，再由檢波電路獲得的信號有效值的輸出被發(fā)送到高速AD轉換模塊，并且把這些有效值被存儲在FPGA的RAM中。 MSP430 MCU可以讀取FPGA的正確值，并在處理后將其發(fā)送到示波器的Y軸。 MCU還可以通過內部DA生成正斜率三角波，并將其發(fā)送到示波器的X軸。兩者必須做到準確同步，示波器的頻譜圖才可以正確得到。同時，通過按鍵調節(jié)

34、可以調整掃描信號的中心頻率和帶寬，并可以通過LCD屏幕顯示測量的中心頻率，帶寬和相應的動作。硬件電路的總體設計如 3-1 所示。圖 3-1 系統(tǒng)的組成框圖 3.2 主要控制模塊設計本系統(tǒng)主要的控制模塊是由 MSP430F169和外圍電路構成。3.2.1 單片機最小系統(tǒng)主芯片 MSP430F169 最小系統(tǒng)如圖 3-2，混合信號控制器功率非常低，可以在極低功率條件下工作。該控制器具有強大的處理能力和豐富的外圍設備。借助閃存單片機器也可以進行有效的在線編程和仿真。 MSP430F169芯片可用于不同頻率的多個時鐘源。本設計中，使用了8M和32.768K晶體，8M晶體通過XT2IN和XT2OUT引腳

35、連接到MSP430芯片，兩個電容連接到20pF形成電容，構成了XT2CLK。 32.768K晶體兩端連接到MSP430芯片的XIN和XOUT引腳，連接兩個20pF的電容構成LFXTICLK配置。同時，本芯片還包含數控振蕩器DCO。圖 3-2 MSP430F169 最小系統(tǒng)復位電路：芯片的電路復位電路需要單片機系統(tǒng)，以確保穩(wěn)定可靠的工作環(huán)境。它的第一個功能是復位?，F階段有三種主要類型的復位模式：（1）手動復位按鈕;（2）電源重啟;（3） IEA重置。本系統(tǒng)包括兩個單片機復位模式：重置手動按鈕和看門狗復位。手動復位是最常見的復位模式。將單片機的RESET引腳拉到按鈕上方，如圖3-3所示。如果檢測到

36、復位信號，其將從頭開始自動啟動程序。 IEA重置是通過該機構的內置微電腦微型計時器實現的。一旦單片微處理器被禁用，單片機就無法在指定的死循環(huán)中工作，并且IEA計數器無法復位以重置IEA，造成該系統(tǒng)再次運作。 IEA的重新調整對單片機穩(wěn)定性和系統(tǒng)的正常運行有重大影響。圖 3-3 按鈕復位電路 于此同時，可以通過按鍵設置來調整外圍電路和其他電路的操作狀態(tài)。主要采用HD7279芯片設計。 HD7279A可以通過串行接口同時驅動多達8個普通數碼管。該芯片可同時驅動多達64個矩陣鍵，可以單芯片設置并完成鍵盤接口和LED顯示功能。主要特點：串行接口，無需外部元件即可直接驅動LED;獨立控制編碼/解碼，不會

37、產生跳動性能;向左/向右移動以移動命令。使用注意事項：HD7279應采用普通陰極數碼管連接;應用時，使用鍵盤和數碼管才可以連接。使用時必須連接到HD7279普通陰極數碼管;在設置過程中，使用鍵盤和數字控制才可連接;在應用過程中，必須選擇下拉電阻連接到按一定比例鍵盤;要求HD7279振蕩電路外部接一個RC電路提供系統(tǒng)。使用7279芯片制成的按鈕模塊來控制運行狀態(tài)。不使用掃描按鈕，但主中斷輸入按鈕設置為使用微控制器的P1.0提供程序執(zhí)行時間。P1.1，P1.2，P1.3 口。圖 3-4 為 7279 鍵盤電路。3.2.3 液晶及示波器顯示模塊本實驗用 12864 液晶使用 ST79204 控制器，

38、5V 的電壓驅動，自帶背光，8192內置的 1616 點陣，128 字和 64256 點陣顯示 RAM，使用并行控制模式的外部CPU 接口。12864 采用標準的 20 腳接口，管腳連接如圖 3-5，其中：第 1 腳：VSS 為電源地；第 2 腳：VDD 接到 5V 的電源正極上；本文采用的12864液晶單元具有ST79204控制器，5伏的驅動電壓，自背光，矩陣8192內置1616點陣，128個字和64256點陣顯示RAM，使用該界面CPU并行控制模式外部。12864使用20腳的標準接口，管腳如圖3-5所示，其中：引腳1：VSS是地電;引腳2：VDD連接到5V電源的正極;引腳3：V0用作LCD

39、屏幕的對比度控制，連接接地電源時對比度更高。當電源為正時，對比度較弱;引腳4：RS是寄存器選擇高電平 1 時選擇數據寄存器、低電平 0 時選擇指令寄存器；引腳5：RW是讀/寫信號線。高電平 1 時可以進行讀取，低電平 0 時可以進行書寫；引腳6：E為使能端;引腳714：從D0到D7是雙向數據站;引腳15：選擇PSB并/串行，H是并行選擇，L是串行選擇;引腳 16：空；引腳17：復位RST，低電平有效;引腳18：空;引腳1920：電源背光。 19是正極，20是負極。在器件連接中，從D0到D7的雙向數據引腳從液晶順序連接到單片機的P2端口以進行數據傳輸。引腳4,5和6從12864連接到單片機的P6

40、.3，P6.4和P6.5引腳。 15引腳連接到單片機的P6.1引腳。當連接正確，寫入軟件時可以保證液晶的有效顯示。圖 3-5 LCD12864 液晶顯示屏接口 3.3 混頻模塊硬件設計混合模塊的功能是通過交換信號頻率來乘以輸入信號。我們可以使用二次超導混合芯片來搭建MC3362混合電路。它的外圍電路復雜，信號的動態(tài)范圍小，輸出的電壓幅度為非線性，因此它會對頻譜測量產生一些影響。混頻器輸出信號不是很干凈，因此其抑制弱噪聲弱。本設計使用乘法器來搭建混頻器電路。 AD835通過兩個頻率和差分信號放大振動信號和輸入信號，以實現混頻效果。與最廣泛使用的MC1569相比，可以實現輸入信號幅度來抑制噪聲。

41、AD835具有較大的動態(tài)范圍，更靈活的輸出，在該設計中更加實用。3.3.1 前置放大電路前置放大電路采用基于0PA690芯片的設計方案。芯片0PA690高性能的放大器，并具有良好的性能噪聲指標，并且可以提高輸出驅動能力和比較小信號電源的帶寬，圖3-10為所示的前端放大電路，放大器，本文所需要的最小輸入信號為20mV ，使得峰值電壓1V的輸出放大電路18倍，2倍放大電路中的第一級，由于電阻是引進50歐姆時，由于第一級的分壓放大倍率為1，且因為放大第二級是18倍。設一輸入為ui1,輸出為uol;兩個輸入輸出ui2，uo2，放大倍數的計算如下: 一級：二級: 此前置放大電路可實現50歐姆的輸入阻抗，

42、其電壓輸入信號的有效值滿足20mV-50mV的要求。3.3.2 中頻的選擇在混頻器的輸出信號里面不僅有需要的差額信號,還有一些諧波組合和諧波頻率，如果這些組合頻率接近于中頻并落在中頻放大器的通頻帶內,則會形成干擾。本文要對1-30MHz的波長范圍內測量，所以選擇的頻率為423KHz, 在整個波段，只有少數的頻率點符合。3.3.3 混頻電路 混頻的核心是頻譜轉換過程，通過將信號相乘來實現。由于集成電路的發(fā)展，內置對稱乘法比分立元件更有效。我們選擇了美國AD公司的AD835集成乘法器來完成乘法和混頻功能。 AD835的輸出噪聲非常低。當輸入信號為30 MHz時，它僅產生0.274毫伏的噪聲。它具有

43、更少的外部組件。以混頻電路與AD835倍增器作為一級混頻。電路的乘法器部分是實現級別的混合電路的主要部分?；祛l是一種線性移動光譜，旨在引入輸入信號、差頻信號和掃頻信號。 假設輸入信號電壓為: (3-3)掃頻信號電壓為: (3-4)經過混頻后的信號為: (3-5) 由于每個混頻器的輸入信號頻率相等且相位不同，因此結果是一個支流信號和一個而被頻率的信號。通常，僅請求一個中頻信號，并且通常使用帶通濾波器來移除使用的邊帶。對于系統(tǒng)來說，輸入信號和頻率信號在混頻器中一起輸入，然后把中頻信號通過濾波器濾波，最后發(fā)送到檢測電路進行RMS檢測。信號頻率特征儀的主要部分便是混頻器。 混頻器電路圖如圖3-11所示

44、。3.4 濾波器模塊硬件設計對于混頻輸出的非中頻信號，有必要在最后階段添加一個窄帶濾波器。 本系統(tǒng)的波段濾波器采用0PA228。 其功能是僅允許帶通信號通過并抑制通帶。 由于DDS掃描的最終頻率已設置為010MHz，因此濾波器輸出的中心頻率為423 kHz。 通過對通常的波導濾波器進行一些改變來獲得以下的帶通波濾波器。電路原理圖如圖3-12。由圖可計算出，此濾波器的通帶增益為:3.5 檢波電路硬件設計檢測電路的功能是提取正弦信號的有效值。為了提高檢測精度，檢測電路由TLC1968芯片組成。該芯片主要用于將AC信號的RMS值轉換為DC信號進行測量。外圍電路是電容器，電容器選擇極為重要，這決定了檢

45、測時間和穩(wěn)定性的準確性。具有高檢測精度的大容量具有長的放電時間。小電容器提高了當前電流檢測電路的檢測精度。為了提高DDS掃描的速度和數據采集的準確性，我們選擇了一個10uF的電容器，效果很理想。檢測圖如圖3-13所示。這里，放大器檢測器用于促進的采樣。檢波器電路如圖3-13所示。3.6 掃頻發(fā)生模塊它是一種直接數字頻率混合器，通常是第三代頻率調諧技術。該方法不僅可以在各種頻率的正弦波中發(fā)生，還可以控制波形的初始相位，并且可以產生任意波形。 DDS框圖如圖3-7所示。圖3-7 DDS原理圖該系統(tǒng)由相位合成器，低通濾波器，D / A適配器和波形存儲器組成。參考時鐘控制要發(fā)送到相位編譯器的頻率控制字

46、，產生相位距離。該數據用作搜索表的地址以處理ROM表，然后執(zhí)行相位轉換以輸出不同相位編碼的能力。相位控制器由N位擴展和相位寄存器組成。每次脈沖發(fā)生一時鐘，加法器就回記錄和相加控制的數據輸出，最后將結果發(fā)送到相位合成器的輸入端，反饋數據輸入到相應的數據后，數據會增加控制和頻率數據繼續(xù)累積，并在同一時間將看到累積的結果，該結果是用來尋址的波形數據地址信號。這樣，在參考時鐘中，相位累加器將添加相位，當相位編譯器滿時，將存在時間溢出，完成一個周期循環(huán)，這是復合信號的周期，直接數字合成信號的頻率是累加器溢出的頻率9。圖3-8是DDS時序圖，它將并行數據轉換為串行數據。這是因為sig_clk是系統(tǒng)是時鐘輸

47、入，sig latch，sig sel，dat_in是串行數據輸入，dat_out是輸出串行數據。圖3-8 DDS時序仿真結果在產生頻率掃描信號之后，自動控制信號以穩(wěn)定掃描輸出信號的輸出電壓。該電路使用集成的AD603芯片。這是一個可編程增益調節(jié)器芯片，它將運算放大器與可調增益范圍相結合可用于低噪聲信號，作為分貝增益和電壓之間電壓之間的線性關系，以控制增益。帶寬信號增益為1130 dB。增益控制接口的輸入阻抗相對較高。在多通道應用中，可以用一個電壓控制多個參考放大器。同時，增益控制接口也是差分輸入能力，必須根據輸入信號的電平和極點進行設計以確定適當的控制器系統(tǒng)。在設計上，采樣高速后，單片機計算

48、增量以及控制得到的增益電壓，精確控制放大器增益，可以達到穩(wěn)定輸出。圖3-9電路是雙路信號輸出后單片機的DA共同控制的。3.7 電源轉換電路設計鑒于部分模塊使用電源為4.5V，而 MSP430F169使用3.3V電壓。所以設計一個電路將4.5V 直流電壓轉化成3.3V直流。該電路使用AMS1117-3.3芯片。它是一個低壓差分穩(wěn)壓器，可產生3.3 V 1A的直流輸出。 AMS1117將熱保護與限流電路相結合，穩(wěn)壓芯片非常適合用作3.3伏直流穩(wěn)壓器。 其具體的電路設計如圖 3-6。當從1117-3.3將4.5伏穩(wěn)壓電源插入VIN端時，GND端接地，Vout端就會提供3.3伏穩(wěn)壓輸出。由于輸出信號可

49、能有噪聲的干擾，所以添加兩個電容來過濾輸出，使輸出電壓更穩(wěn)定，如圖3-6中的C2和C4電容所示。圖3-6能量轉換電路通過該電路，便同時擁有了4.5V和3.3V的電壓，可以滿足不同設備電源的系統(tǒng)要求。3.8 本章小結本章介紹了硬件總體設計，主要控制模塊設計，混頻模塊，濾波模塊，檢波模塊及掃頻模塊的硬件設計以及電源轉換電路的設計。本章設計的具體的各個模塊進行了分析與理論說明，基本完成了本文的所有硬件設計。第四章 軟件設計4.1 軟件總體設計本設計主要用于完成掃頻控制，頻率特性基于零方位移原理。計算和特征顯示出獨特的曲線。在引導時，系統(tǒng)將首先判定當前運行狀態(tài)，然后根據相應的情況執(zhí)行相應的操作。本方案

50、基本上將該系統(tǒng)的運作分為兩個工作圖。程序主要有兩個工作狀態(tài)：設置態(tài)與運行態(tài)。系統(tǒng)激活后，LCD屏幕和按鈕被初始化。在選定的情況下，使用用戶可以通過按鍵來調整屏幕中心頻率，顯示內容。在運行狀態(tài)下，系統(tǒng)將連續(xù)執(zhí)行掃頻控制，頻譜計算并控制輸出顯示，并通過按鍵中斷服務程序來進行狀態(tài)轉換。圖4-1顯示了主程序流程圖和相關的單元模式。圖 4-1 主程序流程圖 4.2 設置狀態(tài)和在運作狀態(tài)處理函數設計在設置狀態(tài)下，尚未輸出頻譜。用戶可以通過按鍵設置所需的屏幕中心，頻率，帶寬和所需顯示內容等。通過在設置后可啟動開始運作鍵來開始操作。系統(tǒng)開始使用7279鍵盤上的操作鍵工作，此時LCD將顯示相應的操作狀態(tài)。首先，

51、單片機控制FPGA輸出已設置的相應頻率和相位的正交掃描信號，該信號與待測放大信號一起輸入到混頻器?；祛l輸出信號的頻率更復雜，然后中頻信號通過濾波器輸出所需的濾波函數。過濾檢測之后，MSP430的AD收集和處理的輸出數據（考慮MCU的存儲空間和運行速度，所收集的數據將被發(fā)送到FPGA的ROM用于存儲，和然后輸入到單片機計算）。在上一個操作完成后，單片機將從FPGA讀取有效值。 DA處理后，將其發(fā)送到示波器的Y軸。與此同時，在MCU的另一DA將產生從0到30MHz的正斜率電壓，并用1MHz的的間隔，其被發(fā)送到示波器的X軸的頻率標記。要求X軸和Y軸必須是同步輸入，以便雙路DA的輸出數據可以輸入到示波

52、器以顯示頻譜。系統(tǒng)一直運行，直到它被設置為適當的狀態(tài)。設置狀態(tài)和運作轉狀態(tài)處理函數的流程圖如圖 4-2(a)和 4-3(b)所示。(a) 設置狀態(tài)處理函數流程圖 (b) 運行狀態(tài)處理函數流程圖圖 4-2 各狀態(tài)函數流程圖4.3 7279接收按鍵信息中斷服務流程設計在程序開始時，鍵盤被初始化并選擇相應的操作狀態(tài)。在程序中，通過一個外部狀態(tài)信號用于控制中斷信息鍵的值，并為該操作選擇相應狀態(tài)進行判斷。在設置和運行狀態(tài)下執(zhí)行相應的工作。設置按鍵時，可以通過鍵盤輸入中心頻率和帶寬等信息，相應的信息將顯示在液晶顯示屏上。按下運行鍵，系統(tǒng)開始工作。此時，信息設置按鈕被禁用。按下運行鍵后，所有系統(tǒng)設備都開始工

53、作，效率更高（如4.2所述）。該芯片可同時連接多達64個鍵盤矩陣鍵，并完成全屏顯示和鍵盤接口。7279 接收按鍵信息中斷服務程序流程如圖 4-3。 圖 4-3 7279 接收按鍵信息中斷服務函數流程4.3 本章小結本章完成了本文的軟件設計部分。本章描述了軟件設計的要求，也完成了本文的主程序軟件的設計，完善了本文的最后設計與補充。第五章 調試與結果主要測試儀器有：LPS-305數字線性電源，DG4102信號發(fā)生器，DS1102D雙通道數字存儲示波器，DT9205數字萬用表等。主要測試方法是：正交掃頻源測試：輸出頻率步進為100 kHz。 對于具有頻率輸出的每個信號，都用示波器觀察其幅度，電壓峰值等信息。5.1 正交掃頻信號源測試正交掃頻信號源的測試：使輸出頻率按 100kHz 步進，使用示波器觀察每一個輸出頻率信號的電壓峰值，幅度信息。數據結果如表 5-1所示。表 5-1 前置放大器測試數據表（輸入信號峰峰值為 14mV）由表 5-1 可得出當此設計正交掃頻信號頻率為 1MHZ15MHZ 時，幅度比較穩(wěn)定，適合于測量，輸出較穩(wěn)定相頻和幅頻等特性。5.2 制作的增益控制電路的測試結果在正弦信號輸出與傳輸的過程中，要保證幅度穩(wěn)定，使信號按照一定的步進輸出。本文設計了增益控制電路。下面是對增益控制信號的測試。表 5-2 增益控制測試從表中可觀察到，伴隨著輸入端電壓增大，增益