時序邏輯電路

1、103/104第六章 時序邏輯電路內(nèi)容提要【熟悉】觸發(fā)器四種電路結構及動作特點,四種邏輯功能及其邏輯關系、邏輯符號,邏輯功能的四種描述方法【掌握】時序電路的特點和一般分析方法【熟悉】寄存器的功能、分類及使用方法, 雙向移位寄存器的級聯(lián)【掌握】計數(shù)器的功能和分類,級聯(lián)法、置位法構成N進制計數(shù)器【掌握】555定時器構成三種電路的工作特點、連接方法及要緊參數(shù)一網(wǎng)上導學二典型例題三本章小結四習題答案 網(wǎng)上導學6.1時序邏輯電路的特點時序邏輯電路的特點：任意時刻的輸出不僅取決于該時刻的輸入，而且還和電路原來的狀態(tài)有關，因現(xiàn)在序電路具有經(jīng)歷功能。在第五章中，向大伙兒介紹了組合電路。組合電路的特點是其任意時

2、刻的輸出狀態(tài)僅取決于該時刻的輸入狀態(tài)。時序電路邏輯功能描述方法在上面給出的時序電路結構框圖中，包括組合邏輯電路和具有經(jīng)歷功能的存儲電路。輸出變量y1，y2，y3。yb，合稱輸出矢量Y(t)。輸入變量x1，x2，x3。xa，合稱輸入矢量X(t)。同樣，存儲電路的輸入、輸出稱之為矢量P(t)和矢量Q(t)按照結構圖，我們能夠列出三組方程：設tn+1，tn分不為相鄰的兩個離散的時刻瞬間。矢量Y(tn)是X(tn)，Q(tn)的函數(shù)，稱輸出方程。矢量P(tn)是X(tn)，Q(tn)的函數(shù)，稱驅(qū)動方程。矢量Q(tn+1)是P(tn)，Q(tn)的函數(shù)，稱狀態(tài)方程。本節(jié)問答題1什么叫組合邏輯電路？2什么

3、叫時序邏輯電路？3它們在邏輯功能和電路結構上各有什么特點？4在時序電路中，時刻量tn+1，tn各是如何樣定義的？描述時序電路功能需要幾個方程，它們各表示什么含義？. 觸發(fā)器在這一節(jié)中,向大伙兒介紹一種最差不多的存儲電路觸發(fā)器（flip-flop）。觸發(fā)器具有以下差不多特點：（）具有兩個穩(wěn)定的（和）狀態(tài)，能存儲一位二進制信息；（）依照不同的輸入，可將輸出置成或狀態(tài)；（）當輸入信號消逝后，被置成的狀態(tài)能保存下來。.2.1 差不多觸發(fā)器一電路結構及邏輯符號在本書第三章里，我們講了各種門電路，若把兩個反相器按照a圖的形式連接起來，能夠看出，A點和B點信號是反相的，而A點和C點始終保持同一電平。如此，能

4、夠把A，C視為同一點（下面的b圖和c圖）。在C圖中，A，B兩點始終反相，而且電路狀態(tài)穩(wěn)定，在沒有外界干擾或者觸發(fā)的狀態(tài)下，電路能夠保持穩(wěn)定的輸出。(這一點,大伙兒能夠稍作分析即可得知)。d圖是c圖的適應畫法。將D圖加上觸發(fā)端，就構成了差不多RS觸發(fā)器。下面a圖示出了差不多RS觸發(fā)器的邏輯圖和符號。它由兩個與非門交叉耦合組成，有兩輸入端（觸發(fā)端）A和B。差不多RS觸發(fā)器有兩個穩(wěn)定的狀態(tài)：一個是Q=1，=0的1狀態(tài)（Q， 分不表示觸發(fā)器的同相和反相輸出端，假如Q端輸出為1，則稱觸發(fā)器為1狀態(tài)，假如Q端輸出為0，則稱觸發(fā)器為0狀態(tài)），另一個是Q=0，=1的0狀態(tài)。正常工作時，Q和是一對互補的輸出狀態(tài)

5、。兩個輸入端A，B中，使Q=1的輸入端稱置位端（Set），使Q=0的端稱復位端（Reset），上圖的A端和S非端（）稱置位端，B端和R非端（）稱復位端，上面設計的R-S觸發(fā)器用的是與非門，有效觸發(fā)器輸入端所有可能出現(xiàn)的信號和相應的輸出端的狀態(tài)列成一個表，稱為觸發(fā)器的特性表或功能表，其表如下：（表6.2.1）QNQN1講明000不同意不滿足約束條件001不同意不滿足約束條件0100置00110置01001置11011置11100保持原態(tài)1111保持原態(tài)表6.2.1 列出了與非門組成的差不多RS觸發(fā)器輸入、，現(xiàn)態(tài)Qn和次態(tài) Qn1關系的功能表。由表能夠看出：差不多RS觸發(fā)器具有保持功能, (=1,

6、 =1)；當 =0(=1)時，觸發(fā)器具有置功能，將端稱為復位端，低電平有效；當=0(=1)時，觸發(fā)器具有置功能，將端稱為置位端，低電平有效；由與非門組成的差不多觸發(fā)器輸入低電平有效。Qn , Qn1表示前后兩個離散時刻觸發(fā)器的狀態(tài)，上標n和n+1均表示前后兩個離散的時刻.注意:當, 端均為0時，由于差不多RS觸發(fā)器在觸發(fā)器正常工作時，不同意出現(xiàn)和同時為0的情況，規(guī)定了約束方程=1（6.2.1）.觸發(fā)器正常工作時，和應滿足這一約束方程，使其成立。二差不多觸發(fā)器的動作特點 丶在輸入信號的全部作用時刻內(nèi),都直接操縱和改變輸出端的狀態(tài)。例6.2.1 對用與非門構成的差不多RS觸發(fā)器，試依照給定的輸入信

7、號波形對應畫出輸出波形。在開始畫波形圖的時候最好將輸入波形的前后沿均用虛線描出，然后在虛線所分割的每一個區(qū)間內(nèi)分析相對應的輸出波形。 差不多觸發(fā)器缺點：缺乏統(tǒng)一協(xié)調(diào),抗干擾能力差.2.2 門控RS觸發(fā)器和D鎖存器在數(shù)字系統(tǒng)中，往往會含有多個觸發(fā)器，為了使系統(tǒng)協(xié)調(diào)工作，引入一個操縱信號。系統(tǒng)的那個操縱信號通常叫做時鐘信號。一門控觸發(fā)器門控觸發(fā)器的電路結構及邏輯符號(邏輯符號應用國標,見書P165圖6.2.3) 與非門構成的門控RS觸發(fā)器是在差不多RS 觸發(fā)器的基礎上加上門控電路。右圖是它的邏輯符號。顯而易見，門控RS觸發(fā)器輸入電平為高電平有效,E為使能信號。門控RS觸發(fā)器功能表（*號表示任意狀態(tài)

8、）例：試依照給出的E，R，S畫出門控RS觸發(fā)器的輸出波形。二鎖存器電路結構及邏輯符號從分析門控RS觸發(fā)器功能表我們能夠得知，RS觸發(fā)器正常工作時其R、S輸入端信號不同意出現(xiàn)RS均為1的狀態(tài),為此在R、S之間接一個反相器，就能夠幸免這種現(xiàn)象出現(xiàn),現(xiàn)在用一個輸入信號就能夠同時操縱R，S兩個輸入端，這種改進的門控RS觸發(fā)器稱做D鎖存器。其中D是輸入端。E是使能端，右圖是它的邏輯符號。(應以國標邏輯符號為準,見書P166圖6.2.5) 工作原理A當E=0時：操縱門被封鎖，觸發(fā)器保持原態(tài)不變。n1=n（E=0時）B當E=1時：操縱門開啟，n1=D（E=1時）由于D鎖存器只有一個輸入信號，解決了RS觸發(fā)器

9、輸入信號間有約束的問題。下面是D鎖存器的功能表。EDQn10*Qn100111例6.2.3：試依照給定的E 和D的波形，對應畫出D觸發(fā)器輸出Q的波形。三門控觸發(fā)器的動作特點通過對以上門控RS觸發(fā)器和D鎖存器的分析能夠看出：在E的有效期間, 輸入信號操縱和改變輸出狀態(tài)；在E處于無效期間，觸發(fā)器鎖存了E有效期結束瞬間的狀態(tài)，并保持不變；缺點：若輸入信號在E有效期閑多次變化，則輸出也將隨之多次變化。(我們希望在一個CP脈沖期間只變化一次).主從型觸發(fā)器由于門控觸發(fā)器在E有效期間，輸出狀態(tài)會隨輸入信號的改變而多次變化。如下圖，門控D觸發(fā)器在E有效期間，Q輸出有多次翻轉(zhuǎn)。有時為了便于操縱，希望每來一個操

10、縱信號，觸發(fā)器的狀態(tài)最多翻轉(zhuǎn)一次。主從型觸發(fā)器具有這種特點，其操縱信號稱為時鐘信號，用CP表示。一主從型觸發(fā)器電路結構及邏輯符號主從型觸發(fā)器由兩個結構相同的門控觸發(fā)器組成，分不稱為主觸發(fā)器（左）和從觸發(fā)器（右）。主和從觸發(fā)器分不由兩個相位相反的時鐘信號CP，操縱。工作原理 當CP=1時,主觸發(fā)器工作,接收輸入信號,從觸發(fā)器由于CP=0不工作而保持原態(tài)不變；當CP下降沿(由1變?yōu)?)到來時,主觸發(fā)器不工作,保持下降沿到來時那一刻的狀態(tài)不變,從觸發(fā)器工作,接收主觸發(fā)器的信號,由于主觸發(fā)器的輸出狀態(tài)保持不變,因而實現(xiàn)了在一個CP脈沖期間輸出狀態(tài)只變化一次。由于輸入是差不多RS觸發(fā)器，因此觸發(fā)器的輸入

11、端R和S間仍存在約束。二主從型觸發(fā)器電路結構及邏輯符號(P169)主從型JK觸發(fā)器是在主從型RS觸發(fā)器的基礎上加上適當連線構成，它將從觸發(fā)器的輸出Q和分不接回至主觸發(fā)器接收門的輸入端（上圖的紅線和藍線），輸入信號命名S1改為J和R1改為K。工作原理 分析上述電路可知,當J、K分不為0、0,0、1和1、0時,其功能與SR觸發(fā)器相同,分不是保持、置0和置1,那個地點著重分析當J=K=1時的功能(SR觸發(fā)器此狀態(tài)不同意,有約束方程SR=0),分不分析當Q=0和Q=1時的工作情況。 由分析可知,若Qn=0,則Qn+!=1, 若Qn=1,則Qn+!=0,因此JK觸發(fā)器當J、K均為1時,電路具有翻轉(zhuǎn)功能,

12、即Qn+!=。主從JK觸發(fā)器功能表（CP有效期間）JKQNQN1講明0000保持0011保持0100置00110置01001置11011置11101翻轉(zhuǎn)1110翻轉(zhuǎn)例6.2.4 試依照給定的CP，J，K的波形，畫出主從型JK觸發(fā)器輸出Q的波形。設觸發(fā)器的初始狀態(tài)Q=0。三主從型觸發(fā)器的動作特點通過以上對主從型RS,JK觸發(fā)器工作原理的分析，能夠看出：觸發(fā)器的動作分兩步進行，在CP=1期間,主觸發(fā)器接收輸入信號，從觸發(fā)器即輸出保持原狀態(tài)不變;當CP下降沿到來時，主觸發(fā)器保持, 從觸發(fā)器接收主觸發(fā)器保持的CP下降沿到來時輸出信號,從而實現(xiàn)了在一個CP期間輸出Q只變化一次。一主觸發(fā)器本身是一個門控R

13、S觸發(fā)器，因此在CP=1的整個期間，輸入信號都將對主觸發(fā)器起作用。關于主從JK觸發(fā)器，若在CP=1，輸入信號的狀態(tài)發(fā)生多次變化可能導致觸發(fā)器輸出邏輯錯誤。. 邊沿觸發(fā)型觸發(fā)器什么是邊沿觸發(fā)器：前面講過，門控觸發(fā)器在整個E信號有效期間均可發(fā)生翻轉(zhuǎn)，這種類型的觸發(fā)器稱為電平觸發(fā)器，電平觸發(fā)器的結果是在E有效期間同意多次翻轉(zhuǎn)，見上節(jié)。為了增強觸發(fā)器的可靠性和提高抗干擾能力，希望觸發(fā)器的狀態(tài)變化僅僅取決于時鐘信號觸發(fā)沿到來時輸入信號的狀態(tài)，即電路翻轉(zhuǎn)時刻僅僅操縱在觸發(fā)脈沖的上升或者下降的邊沿，這類觸發(fā)器叫邊沿觸發(fā)型觸發(fā)器。由于邊沿觸發(fā)器在沒有觸發(fā)信號時保持不變，而觸發(fā)時刻又特不短，因此，邊沿觸發(fā)器有比

14、較高的可靠性和提高抗干擾能力。下圖為電平觸發(fā)和邊沿觸發(fā)的觸發(fā)信號波形。本節(jié)介紹維持一堵塞型觸發(fā)器，它是一種時鐘上升沿觸發(fā)的邊沿觸發(fā)型觸發(fā)器。一電路結構上圖示出了由六個與非門構成的維持一堵塞型D觸發(fā)器的邏輯圖。其中最右面的兩個是用與非門構成的差不多RS觸發(fā)器。是輸入端。二工作原理當CP=0時，CP信號關閉了下圖之間的兩個與非門，使其輸出為1，差不多RS觸發(fā)器的輸入是低電平觸發(fā)，因此RS觸發(fā)器的輸出保持原態(tài)不變。當上升沿到來且D=1時：各點電平如下，觸發(fā)器置1。當上升沿到來且D=0時：各點電平如下，觸發(fā)器置0。三具有異步復位、置位功能和多輸入端的維持堵塞D觸發(fā)器異步復位是指不管是在CP=1或是在C

15、P=0期間，只要異步復位端=0都立即能將觸發(fā)器復位（觸發(fā)器輸出Q=0），且當=0信號撤消后，觸發(fā)器仍能保持”0“狀態(tài)，直到下一個CP有效的邊沿到來時為止；同樣=0具有異步置位（觸發(fā)器輸出Q=1）功能。下圖確實是具有異步置位/復位端的維持堵塞D觸發(fā)器。稱異步復位端，稱異步置位端。四邊沿觸發(fā)型觸發(fā)器的動作特點從以上分析看出，邊沿觸發(fā)型觸發(fā)器的次態(tài)僅取決于CP觸發(fā)沿到達時輸入信號的邏輯狀態(tài)。為了使觸發(fā)器可靠工作，輸入信號應先于CP觸發(fā)沿一個時刻建立穩(wěn)定的值，這段時刻稱為建立時刻；并在CP觸發(fā)沿過后，需維持一段時刻再撤除，這段時刻稱為保持時刻。例.2.6a邊沿觸發(fā)型D觸發(fā)器如下圖所示。分析電路功能并依

16、照給定的波形。對應畫出輸出Q 的波形。設初態(tài) Q=0。例.2.6b 邊沿觸發(fā)型JK觸發(fā)器如下圖所示。分析電路功能并依照給定的波形。對應畫出輸出Q 的波形。設初態(tài) Q=0。(下圖標識后沿觸發(fā)有誤,前兩項講明可能不確切)例6.2.9 觸發(fā)器電路如圖所示，分析電路功能，井依照給定的輸入波形畫出輸出Q的波形，設觸發(fā)器初始狀態(tài)均為。 FFO FF1解：圖中FF0是CP下降沿觸發(fā)的邊沿JK觸發(fā)器，F(xiàn)F1是A信號上升沿觸發(fā)的邊沿D觸發(fā)器，RD是異步復位信號，低電平有效。相應波形如圖所示。(下圖中第三行CP應為Q0, 第四行CP應為Q1)分析：在給定的A信號的七個脈沖中，有四個上升沿使FF1置0，兩個上升沿使

17、FF1置1。第一個上升沿沒有用。CP只有兩個下降沿，因為FF0的J=K=1，接成翻轉(zhuǎn)觸發(fā)器，因此CP的下降沿使FF0翻轉(zhuǎn)兩次均是從0到1，F(xiàn)F0的從1到0是異步復位。不同結構觸發(fā)器動作特點. 觸發(fā)器的邏輯功能及其描述方法一觸發(fā)器的邏輯功能及其描述方法前面我們向大伙兒介紹了各種觸發(fā)器,現(xiàn)在大致給它們分一下類.按觸發(fā)器的結構分類：有差不多RS觸發(fā)器、門控(RS) 觸發(fā)器、主從型觸發(fā)器和邊沿型觸發(fā)器。按觸發(fā)器的功能分類：可將觸發(fā)器分成RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器。常用的幾種觸發(fā)器見下圖 (下圖中維持-堵塞觸發(fā)器也屬邊沿觸發(fā)器)另外，我們還向大伙兒介紹了表示觸發(fā)器邏輯功能的一些描述方法，

18、如功能表（特性表），波形圖等。本節(jié)還要介紹用特性方程，狀態(tài)圖來表示觸發(fā)器，同時對他們之間的對應關系進行討論。觸發(fā)器電路的現(xiàn)態(tài)指觸發(fā)器在輸入信號作用前的狀態(tài)。往往用Qn表示；觸發(fā)器電路的次態(tài)指觸發(fā)器在輸入信號作用(和電路現(xiàn)態(tài)共同作用)后的狀態(tài),用Qn1表示。觸發(fā)器的邏輯功能是指電路次態(tài)Qn1和輸入信號及現(xiàn)態(tài)Qn之間在穩(wěn)態(tài)下的邏輯關系，能夠用功能表，特性方程,狀態(tài)圖（又稱狀態(tài)轉(zhuǎn)換圖）以及波形圖一等方法來描述。按照邏輯功能的不同，一般把觸發(fā)器分成RS，JK，D和T四種類型。RS觸發(fā)器RSQn+1講明00Qn保持011置1100置011*不定把符合上面功能表邏輯關系的觸發(fā)器叫RS觸發(fā)器，它具有置、置和

19、保持功能。依照功能表，我們能夠畫出卡諾圖，化簡后，即可得到特性方程。特性方程 Qn1=Sn + nQnSR=0（約束方程） 下面向大伙兒介紹一種新的描述觸發(fā)器邏輯狀態(tài)的方法 狀態(tài)圖。用圓圈分不表示觸發(fā)器的每一個狀態(tài)，圓圈中間寫上是0依舊1狀態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，箭頭旁的注明表示實現(xiàn)該狀態(tài)轉(zhuǎn)換相應的條件。如RS觸發(fā)器的狀態(tài)圖能夠畫成下面的方式：JK觸發(fā)器JKQn1講明00Qn保持010置0101置111Qn 非翻轉(zhuǎn)把符合表中邏輯關系的觸發(fā)器叫JK觸發(fā)器，它具有置、置、保持和計數(shù)翻轉(zhuǎn)功能。D觸發(fā)器DQn+1講明00置011置1把符合表中邏輯關系的觸發(fā)器叫D觸發(fā)器，它具有置、置。T觸發(fā)器：把

20、JK觸發(fā)器兩個輸入端并接成一個輸入端，就構成了T觸發(fā)器。是它的邏輯符號。它具有保持和翻轉(zhuǎn)功能。Qn1=J+ Qn = J+ Qn = JQn = TQn(取T=J=輸入端)TQn+1講明0Qn保持1翻轉(zhuǎn)二觸發(fā)器電路結構和邏輯功能的關系觸發(fā)器電路結構和邏輯功能是兩個不同的概念，結構形式不同的觸發(fā)器，不僅電路組成、工作原理不同，而且它們在狀態(tài)轉(zhuǎn)換時動作特點也不同。差不多RS觸發(fā)器，門控RS觸發(fā)器。主從結構觸發(fā)器、邊沿觸發(fā)器差不多上按結構形式不同而分的觸發(fā)器。按照邏輯功能的不同，一般把觸發(fā)器分成RS，JK，D，T四種類型。同一種電路結構形式能夠構成不同功能的觸發(fā)器，而同一種邏輯功能的觸發(fā)器又能夠用不

21、同的電路結構來實現(xiàn)。例如：用JK觸發(fā)器完成D觸發(fā)器的功能。解： D觸發(fā)器的特性方程為 Qn1= DJK觸發(fā)器的特性方程為 Qn1= Jn + nQn ，當Kn =n 時，Qn1= Jn + n Qn = Jn + nQn = Jn，取J=D即得到D觸發(fā)器,電路圖如下：6.2.7 觸發(fā)器的選擇與使用一觸發(fā)器的選擇差不多RS觸發(fā)器結構簡單，搭接容易，在不需要時鐘脈沖操縱翻轉(zhuǎn)的情況下，多用于電平鎖存，如消除波形抖動電路、開關設定電路、整形電路，一位數(shù)據(jù)鎖存電路等；門控觸發(fā)器結構簡單，價格廉價，存儲信號有時鐘操縱，適用于多位數(shù)據(jù)鎖存，但不能用于移位寄存器和計數(shù)器；主從結構的JK觸發(fā)器要求在CP=1期間

22、，J,K信號不要改變，適用于計數(shù)器，也可用作寄存器、移位寄存器等；邊沿觸發(fā)器的次態(tài)僅取決于CP觸發(fā)沿到達瞬間輸人信號的狀態(tài)，信號僅要求在建立和保持時刻穩(wěn)定，故輸入信號在高低電平期間不夠穩(wěn)定或易受干擾的情況下，選用邊沿觸發(fā)器較為合適，適用于寄存器，移位寄存器，計數(shù)器等。二觸發(fā)器應用舉例構成分頻電路所謂分頻器確實是通過該電路使得單位時刻內(nèi)脈沖次數(shù)減少,亦即脈沖頻率降低,能夠使頻率降低一半的電路稱之為二分頻器, 能夠使頻率降低四分之一的電路稱之為四分頻器，依次類推。例：分析下面電路，推斷其功能。設觸發(fā)器的初始狀態(tài)均為0。解：D觸發(fā)器的特性方程是Qn1=D，當把D和Q非連接起來，方程就變成了Qn1=，

23、 具有翻轉(zhuǎn)功能,即每輸入一個脈沖，觸發(fā)器翻轉(zhuǎn)一次，每翻轉(zhuǎn)兩次，觸發(fā)器的輸出端能夠得到一個完整的矩形波，而觸發(fā)器翻轉(zhuǎn)兩次所用的前沿脈沖來自CP的兩個矩形波。因此，一個T觸發(fā)器完成了二分頻電路，用其輸出再去觸發(fā)另一個T觸發(fā)器（又是一個二分頻），如此，就完成了信號的四分頻。該觸發(fā)器是前沿觸發(fā)方式。(2)構成順序脈沖發(fā)生電路(見書P182-183)試問：下圖的分頻器有什么特點？63 時序電路的一般分析方法時序電路的分析確實是從邏輯圖求出給定時序電路的功能，一般用狀態(tài)表(又稱狀態(tài)轉(zhuǎn)換表)或狀態(tài)圖來表示。在6.1節(jié)中，差不多介紹了描述時序電路邏輯功能需用驅(qū)動方程、輸出方程和狀態(tài)方程。驅(qū)動方程確實是存儲電路

24、(觸發(fā)器)輸入函數(shù)的表達式，輸出方程確實是時序電路輸出函數(shù)的表達式，狀態(tài)方程確實是反映觸發(fā)器次態(tài)與現(xiàn)態(tài)及輸入關系的表達式，它是將觸發(fā)器的驅(qū)動方程代人特性方程得到的。依照組成時序電路的各個觸發(fā)器在CP信號作用下是否同時動作將時序電路分為同步和異步兩種類型：同步時序電路是指組成時序電路的各個觸發(fā)器在同一CP信號作用下同時動作，而異步時序電路是指組成時序電路的各個觸發(fā)器并不在同一個時鐘信號下動作。一同步時序電路的一般分析方法分析方法因為是同步時序電路，各個觸發(fā)器的動作受同一個的操縱，分析過程中不必單獨考慮每個觸發(fā)器的時鐘條件。分析同步時序電路的邏輯功能，一般按以下步驟進行：分析舉例：例6.3.2 分

25、析下面的邏輯電路,寫出方程式,列出狀態(tài)表,畫出波形圖并講明電路功能.寫出輸入端的表達式(稱之為驅(qū)動方程)J0=K0=1 J1=K1=Q0寫出JK觸發(fā)器的特性方程并將驅(qū)動方程代入，化簡后得到狀態(tài)方程Q0n1=J0+ Qn0 = 1* + 0Qn0 = Q1n1=J1+Q1n = Q0n+ Q1n = Q0nQ1n即狀態(tài)方程是：Q0n1= Q1n1= Q0nQ1n列出狀態(tài)真值表畫出狀態(tài)圖 講明功能：四進制加法計數(shù)器例6.3.1 分析圖.3.2電路的邏輯功能，寫出方程式、列出狀態(tài)表、畫出狀態(tài)圖，講明功能。 (下圖有誤,兩個均為異或門) 我們將圖略微換一下畫法：能夠看到，D0是典型的用D觸發(fā)器連接成的

26、T翻轉(zhuǎn)觸發(fā)器，稍加分析即可得知，D1的Q端事實上是以反相的方式接到D端，那確實是講，D1仍然是用D觸發(fā)器連接成的T翻轉(zhuǎn)觸發(fā)器，是一個受控的T 觸發(fā)器(欠準確,應為Q1、Q0與X共同決定)。X端為操縱信號輸入。.X=1時，我們有如下等效電路：寫出相應的驅(qū)動方程，狀態(tài)方程，驅(qū)動方程: D0=, D1=Q1Q0X=Q1Q0狀態(tài)方程: Q0n1=D0n=, Q1n1=D1n=Q1nQ0nX=Q1nQ0nX=0時，我們有如下等效電路：(X=0時,下左圖中第二個異門不應等效為反相器)寫出相應的驅(qū)動方程，狀態(tài)方程，驅(qū)動方程: D0=, D1=Q1Q0X=Q1Q0狀態(tài)方程: Q0n1=D0n=, Q1n1=D

27、1n=Q1nQ0nX=Q1nQ0n綜合上面兩種情況，列出狀態(tài)圖。畫出狀態(tài)圖二異步時序電路的一般分析方法用觸發(fā)器構成的異步時序電路其各個觸發(fā)器的時鐘信號不是源于同一個,因此在分析異步電路時,必須考慮各觸發(fā)器更新時的觸發(fā)條件.分析步驟如下: 異步時序電路分析步驟與同步時序電路差不多相同,僅多時鐘方程。例(例6.3.3) 分析下面的邏輯電路,寫出方程式,列出狀態(tài)表,畫出波形圖并講明電路功能.解：將接“1”端淡化后，能夠看到，這是一個比較典型的異步觸發(fā)的時序電路。下面我們按照步驟一步步進行分析。寫出驅(qū)動方程，時鐘方程。J0=K0=1 J1=K1=1 J2=K2=1 CP0=CP CP1=Q0 CP2=

28、Q寫出JK觸發(fā)器的特性方程并將驅(qū)動方程代入，化簡后得到狀態(tài)方程Q0n1= J0+ Qn0 = 1+ 0Qn0 = Q1n1= J1+ Qn1 = 1+ 0Qn1 = Q2n1= J2 + Q2n = 1+ 0Q1n = 即狀態(tài)方程是：Q0n1 = Q1n1 = Q2n1 = 列出狀態(tài)真值表畫出狀態(tài)圖 講明功能：異步八進制加法計數(shù)器（或異步三位二進制加法計數(shù)器）。分析計數(shù)器的邏輯功能也可用波形分析法。在電路中，若CP的波形是頻率固定的重復矩形脈沖，如下圖中的CP。依照三個JK觸發(fā)器的狀態(tài)方程和CP條件可知，F(xiàn)F0觸發(fā)器狀態(tài)翻轉(zhuǎn)發(fā)生在CP下降沿到來瞬間，F(xiàn)F1觸發(fā)器狀態(tài)翻轉(zhuǎn)發(fā)生在Q0由1變0的瞬間

29、，F(xiàn)F2觸發(fā)器狀態(tài)翻轉(zhuǎn)發(fā)生在Q1由1變0的瞬間，可分不畫出Q0，Q1，Q2的波形圖。二進制計數(shù)器是“逢二進一”，每當本位由1變0時，向高位進位，高位亦應翻轉(zhuǎn)。64 常見的時序邏輯電路.4.1 寄存器存放二進制數(shù)據(jù)、信息的電路我們稱寄存器。一個觸發(fā)器能夠存儲一位二進制代碼，N個觸發(fā)器組成的寄存器能夠存放N位二進制代碼。它常用于數(shù)字系統(tǒng)和數(shù)字計算機中。一電路結構圖.4.1是由D觸發(fā)器組成的四位寄存器的邏輯圖。它有四個數(shù)碼輸入端D3 D2 D1 D0，一個異步復位端R（高電平有效），一個送數(shù)操縱端CP。二工作原理操縱端和復位端均接在一起，因此當R端出現(xiàn)高電平常，所有D觸發(fā)器異步復位。除去CP和R的連

30、線，我們能夠看到，四個D觸發(fā)器是獨立的，當CP脈沖前沿時，依照Qn1=D，將各個D端的數(shù)據(jù)存入寄存器。(下圖缺CP和輸入連線,見書P188 圖6.4.1)三簡化等效電路：將所有電路集中在一個方框內(nèi)，方框外標上各個輸入，輸出及操縱電路，就構成了簡化的方框圖,上例簡化如下。我們能夠利用簡化等效電路的方法，將一個復雜電路看作一個黑箱，在分析設計時，我們只注意它的輸出和輸入部分，如此，對深入了解電路的功能起到良好的作用。.4.2 移位寄存器分析上面的寄存器我們能夠得知，僅在一個CP脈沖的作用下，就能夠?qū)⑷舾晌粩?shù)據(jù)存入，上面寄存器是四位的，我們能夠?qū)ｉT方便的將其擴成8位，16位乃至更多。這種寄存器的每一

31、位觸發(fā)器是相對獨立的，我們稱之為并行寄存器。下面向同學們介紹一種用移位的方式來存儲數(shù)據(jù)的寄存器，稱移位寄存器。它不僅能夠用來存儲代碼，還能在移位脈沖作用下將寄存器內(nèi)部的二進制數(shù)據(jù)順次向左移動或者向右移動（左移，右移），也還可用來實現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換和處理等。一單向移位寄存器電路結構：將寄存器中各個觸發(fā)器的輸出依次與后一級觸發(fā)器的輸入連接，就構成了移位寄存器。 并 行 輸 出工作原理初始異步復位后各個觸發(fā)器輸出為0。以后每一個CP，數(shù)據(jù)右移一次，四個CP后，串行輸入完畢。設有二進制數(shù)據(jù)1101，分析每一個CP下各Q的輸出。“”為輸入數(shù)的個位數(shù)。CP個數(shù)Q0Q1Q2Q3 100020003100

32、4110(下圖CP、R連線末標出)用JK 觸發(fā)器構成的右移寄存器；從下面的表達式中我們能夠看到，將J,K端反相接在一起，就能夠?qū)K觸發(fā)器當做D觸發(fā)器使用。因此，圖6.4.3 JK觸發(fā)器構成的移位寄存器和圖6.4.2的D觸發(fā)器功能是一樣的。JK觸發(fā)器特性方程 D觸發(fā)器特性方程問題？能否用RS觸發(fā)器完成D觸發(fā)器的功能，答案是確信的。下面向大伙兒介紹一種用RS觸發(fā)器設計的寄存器。二雙向移位寄存器雙向移位寄存器：在移位信號的作用下，寄存器不但能夠使數(shù)據(jù)右移，而且還能夠便數(shù)據(jù)左移的寄存器。這種寄存器往往還具有數(shù)據(jù)并行輸入功能。電路結構下圖是雙向移位寄存器73LS194的邏輯圖。該寄存器由四個RS觸發(fā)器

33、和各自的輸入操縱電路組成。CP和R分不是操縱脈沖及異步復位信號。功能選擇信號S1，S2以及相應的四個反相器構成左移/右移/并行輸入及保持功能選擇。工作原理該雙向移位寄存器能夠?qū)崿F(xiàn)數(shù)據(jù)雙向（左移或右移）移位和并行輸入。因此，用它可達到數(shù)據(jù)串行輸入一并行輸出、并行輸入一串行輸出、串行輸入一串行輸出和并行輸入一并行輸出等各種目的。當功能選擇信號S1=0，S0=0時，簡化圖如下：圖中打叉“”的門表示該門被封，能夠看到，左移輸入，右移輸入，并行輸入端全被封。因此電路只能是保持狀態(tài)。當功能選擇信號S1=1，S0=0時，簡化圖如下：能夠看到，右移輸入，并行輸入，并行輸出端全被封。因此電路是左移輸入狀態(tài)。當功

34、能選擇信號S1=0，S=1時，簡化圖如下：能夠看到，左移輸入，并行輸入，并行輸出端全被封。因此電路是右移輸入狀態(tài)。當功能選擇信號S1=1，S=1時，簡化圖如下：(略) 能夠看到，左移輸入，右移輸入，并行輸出端全被封。因此電路是并行輸入狀態(tài)。74LS194雙向移位寄存器的功能表如表所示。例6.4.1 試用兩片雙向移位寄存器74LS194構成八位雙向移位寄存器。解：每一個74LS194有左移輸入，右移輸入端各一個，并入端四個，并出端四個，最右最左觸發(fā)器的Q端確實是串行左移輸出端和串行右移輸出端。用兩片雙向移位寄存器74LS194構成八位雙向移位寄存器時，接法應該如下圖。因此，最后完成電路時應該加上

35、操縱電路和CP。S1,S0, 和CP均并接。.4.3 計數(shù)器一計數(shù)器的特點和分類能夠累計輸入脈沖個數(shù)的數(shù)字電路稱為計數(shù)器，它含有若干個觸發(fā)器。并按預定順序改變各觸發(fā)器的狀態(tài)，是應用較廣泛的時序電路。計數(shù)器的分類：按照各個觸發(fā)器狀態(tài)翻轉(zhuǎn)的時刻,可分為同步和異步計數(shù)器；按照計數(shù)過程中數(shù)字的增減規(guī)律：可分為加法、減法和可逆計數(shù)器；按照計數(shù)器的循環(huán)長度：可分為二進制和進制計數(shù)器。二同步二進制加法計數(shù)器 二進制加法計數(shù)器的特點:某一位翻轉(zhuǎn),其后面各位必須全部為1,再耒一個CP時翻轉(zhuǎn).用JK觸發(fā)器構成的四位同步二進制加法計數(shù)器電路如圖6.4.7所示，個JK觸發(fā)器均接成了T觸發(fā)器。當T=0時，觸發(fā)器狀態(tài)保持

36、，當T=1時，觸發(fā)器狀態(tài)翻轉(zhuǎn)。我們把圖6.4.7簡化如下從波形圖中能夠看出，Q0為翻轉(zhuǎn)觸發(fā)器輸出，因此每個CP下降沿翻轉(zhuǎn)一次，是一個二分頻電路（也叫除二電路），第二個觸發(fā)器也是除二電路，第三個觸發(fā)器事實上也是除二電路，但它要在Q0，Q1同時從1到0時翻轉(zhuǎn)，（比如數(shù)字0011到0100，第1,2兩位從1變到0，第三位從0到1）。依次類推，第四個觸發(fā)器為除二電路，但它要在Q0，Q1，Q2同時從1到0時翻轉(zhuǎn)，（從數(shù)字0111到1000）。因此我們有驅(qū)動方程：T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0試將波形圖旋轉(zhuǎn)90度，并用1代表高電平，0代表低電平，做出如下圖形：保留數(shù)字，去掉波形圖

37、，就得到表6.4.2的狀態(tài)表三.中規(guī)模集成二進制計數(shù)器簡介“1二進制加法計數(shù)器74LS161置數(shù)操縱端：當=0且無復位信號時，能夠從輸入端輸入一個任意數(shù)并保持在芯片中,以后計數(shù)將從此數(shù)開始,此數(shù)稱為預置數(shù)。如輸入數(shù)1001，計數(shù)器將按下面的方式循環(huán)：工作狀態(tài)操縱端EP和ET：當無預置數(shù)且無異步復位時，若ET=0，則電路保持原態(tài)且無進位，當ET=1時，若EP=0，則電路保持原態(tài)且有進位，若EP=1，電路為計數(shù)狀態(tài)。表.4.3為74LS161的功能表。CP RDLDEPWT工作狀態(tài)*0*置010*預置數(shù)*1101保持*11*0保持（C=0）1111計數(shù)2四位二進制同步可逆計數(shù)器74LS191可逆計

38、數(shù)器是能夠進行加法計數(shù)也能夠進行減法計數(shù)的計數(shù)器。同步二進制可逆計數(shù)器74LS191的邏輯圖如圖所示。圖中/D為“加減操縱信號”:當/D=0時，實現(xiàn)二進制加法計數(shù)功能；/D=1時，做減法。S為為計數(shù)同意操縱端。下面是74LS191的狀態(tài)圖和功能表。CPSLDU/D工作狀態(tài)*11*保持*0*預置數(shù)010加法計數(shù)011減法計數(shù)(箭箭狀態(tài)圖:(箭頭應可逆)四同步十進制加法計數(shù)器電路結構和工作原理由JK觸發(fā)器構成的同步十進制加法計數(shù)器如圖6.4.13所示。仿照上例將JK畫成T觸發(fā)器的形式：寫出驅(qū)動方程，時鐘方程。J0=K0=1 J1=K1=Q0 J2=K2= Q1Q0 J3=K3=Q2Q1Q0 +Q3

39、Q0寫出JK觸發(fā)器的特性方程并將驅(qū)動方程代入，化簡后得到狀態(tài)方程Q0n1= Q1n1=Qn0+ Q1nQ2n1= Q1nQn0+ Q2n Q3n1=(Q2nQn1Q0n + Q3nQn0)+ Q3nC= Q3Q0列出狀態(tài)真值表比較一下能夠得知，表6.4.5和表6.4.2是一樣的，而后者是二進制計數(shù)器。波形圖如下：(下圖實為四位二進制波形圖)畫出狀態(tài)圖從狀態(tài)圖中我們能夠看到，十進制計數(shù)器和二進制計數(shù)器的區(qū)不是：二進制計數(shù)器有十六個有效狀態(tài)，而十進制計數(shù)器只有十個有效狀態(tài)，上圖中標綠色的圓圈確實是無效狀態(tài)。正常循環(huán)不包括無效狀態(tài)，但在電路剛加電運行時，電路最初進入的狀態(tài)是隨機的，即有可能進入無效狀

40、態(tài)，我們在以后設計中，應該保證電路不進入無效狀態(tài)或者假如進入無效狀態(tài)后在專門少的幾個周期后即可進入有效循環(huán)，以后的課程里我們接著學習這方面的知識。五中規(guī)模集成十進制計數(shù)器簡介十進制加法計數(shù)器74LS16074LS160的方框圖和功能表同74LS161，見下圖。狀態(tài)表：CP RDLDEPWT工作狀態(tài)*0*置010*預置數(shù)*1101保持*11*0保持（C=0）1111計數(shù)十進制可逆計數(shù)器74LS19074LS190的邏輯圖和功能表同74LS191。狀態(tài)表：CPSLDU/D工作狀態(tài)*11*保持*0*預置數(shù)010加法計數(shù)011減法計數(shù)狀態(tài)圖：(箭頭應可逆)六中規(guī)模集成計數(shù)器的應用目前生產(chǎn)的同步計數(shù)器芯

41、片差不多上分為二進制和十進制兩種。而在實際的數(shù)字系統(tǒng)中，經(jīng)常需要其它任意進制的計數(shù)器，如一百進制，六十進制，十二進制，七進制等。我們能夠采納計數(shù)器級聯(lián)，置數(shù)法，復位法(本書略)等方法來設計任意進制：計數(shù)器的級聯(lián)應用:級聯(lián)法將兩片或兩片以上計數(shù)器按照一定方法前后串聯(lián)起來就能夠構成遠大于單一芯片進制的其它進制。如用兩片74LS160（十進制計數(shù)器）級聯(lián)就能夠構成一百進制計數(shù)器，如圖所示。圖中芯片A的工作狀態(tài)操縱端EP和ET接高電平，它始終處于計數(shù)狀態(tài)；A片的進位輸出C接到高位片B的EP和ET。只有當?shù)臀黄嫈?shù)至9（二進制1001）時，C=1，在下一個CP脈沖到來時，高位片B行計數(shù)；低位片處于其它狀

42、態(tài)時，高位片不動作。置數(shù)法構成任意進制計數(shù)器:置位法構成N進制計數(shù)器級聯(lián)法用于大的進位計數(shù)制，關于小于單個芯片同意的計數(shù)制，我們可采納置數(shù)法構成任意進制計數(shù)器，該方法需要計數(shù)器具有置數(shù)功能。使用置數(shù)法要求：滿足公式MN，其中M是集成計數(shù)器能夠達到的最大進制值，N是要實現(xiàn)的進制值。設定編碼：一個M進制集成計數(shù)器有其固定的二進制數(shù)的編碼順序。如十進制計數(shù)器74LS160的編碼是：0000，0001，0010，0011，0100，0101，0110，0111，1000，1001。假如用74LS160 構成一個六進制現(xiàn)計數(shù)器，我們能夠選擇0000到0101這六個狀態(tài)進行編碼，也能夠用0001到0110

43、這六個狀態(tài)進行編碼，。即M進制計數(shù)器有M個狀態(tài)S0,S1,S2SN-2,SN-1:,設計者應需要從若干個編碼方案中進行選擇。要求電路在設定的N個狀態(tài)中間循環(huán)：若用M進制計數(shù)器實現(xiàn)從某狀態(tài)開始計數(shù)到另一狀態(tài)結束的N進制計數(shù)功能，就應該設法使計數(shù)器計到預定狀態(tài)之后，產(chǎn)生一個置數(shù)信號并在下一個時鐘到來時，計數(shù)器置成初狀態(tài)，然后從初狀態(tài)再重新開始計數(shù)。例6.4.3 試用十進制加法計數(shù)器74LS160實現(xiàn)六進制計數(shù)功能，完成下面的狀態(tài)圖。解：依照要求，應使計數(shù)器計數(shù)到Q3Q2Q1Q0=0111時，異步置數(shù)使Q3Q2Q1Q0=0010.我們設計了下面的電路:當計數(shù)器運行到0111時，預置數(shù)操縱端LD有效，

44、預置數(shù)0010進入內(nèi)部JK觸發(fā)器的輸入端，下一個CP時，Q輸出端出現(xiàn)0010，開始又一次循環(huán)。例6.4.4 試用四位二進制加法計數(shù)器74LS161實現(xiàn)十二進制計數(shù)功能。完成如下循環(huán)。解:依照例.4.3的分析方法，十二進制加法計數(shù)器連線見圖6.4.24所示。七.移位寄存器型計數(shù)器構成環(huán)形計數(shù)器用D觸發(fā)器構成的四位環(huán)形計數(shù)器，如圖6.4.25所示。由圖能夠?qū)懗鲇|發(fā)器的狀態(tài)方程：電路中有四個觸發(fā)器，它能夠有十六種狀態(tài)，共組成六個循環(huán)，只有其中一個是有效循環(huán)，其它均為無效循環(huán)，相應的十二個狀態(tài)稱為無效狀態(tài)。假如由于某種緣故，觸發(fā)器的狀態(tài)誤進入十二種無效狀態(tài)中的任意一個，寄存器將在各自的循環(huán)中改變狀態(tài)。

45、可不能進入有效循環(huán)。該電路稱為不能自啟動。（比如電路進入1100狀態(tài)，就會在1100011000111001中循環(huán)下去，可不能進入1000010000100001的有效循環(huán)）。設計計數(shù)器，應該當電路由于某種緣故進入無效狀態(tài)時，都能在脈沖的作用下，自動進入有效循環(huán)。我們將圖6.4.25電路加上了反饋邏輯電路,使得計數(shù)器完成了自啟動,見圖6.4.27.狀態(tài)圖如下:構成扭環(huán)形計數(shù)器將環(huán)型計數(shù)器的最后一級輸出Q端改成Q非端，即構成扭環(huán)計數(shù)器（約翰遜計數(shù)器）,用D觸發(fā)器構成的四位扭環(huán)形計數(shù)器見圖6.4.29所示。由圖能夠?qū)懗鲇|發(fā)器的狀態(tài)方程：由狀態(tài)圖能夠看出，該計數(shù)器不能自啟動。圖.4.31示出了能自啟

46、動的扭環(huán)形計數(shù)器，圖6.4.32是它的狀態(tài)圖。在常見的時序電路一節(jié)里,向大伙兒介紹了寄存器,觸發(fā)器,計數(shù)器的分析方法,及常用集成芯片的應用。.5 脈沖波形的產(chǎn)主和整形從觸發(fā)器和時序電路的討論能夠看出，要使電路正常。協(xié)調(diào)地工作，必須給一個一定頻率和幅度的時鐘脈沖。在數(shù)字電路中，大量使用的是矩形脈沖。獵取矩形脈沖的方法有兩種：一是利用多諧振蕩器直接產(chǎn)生所需要的矩形脈沖，另一種是把已有的其它形式的波形通過整形電路轉(zhuǎn)換成所需要的矩形脈沖。. 概述一矩形脈沖的性能參數(shù)圖6.5.1 是一個矩形波脈沖，為了定量描述其性能，那個地點介紹幾個參數(shù)：脈沖周期T：指在周期性重復的脈沖信號中，兩個相鄰脈沖對應點之間的

47、時刻間隔。振蕩頻率f：指單位時刻內(nèi)脈沖信號的重復次數(shù)，用f表示。周期T和頻率f互為倒數(shù)。脈沖幅度UM：是指脈沖信號的高電平和低電平之差。脈沖寬度tw： 對正脈沖而言，脈沖寬度是指脈沖信號從前沿的0.5Um起，到脈沖信號后沿的0.5Um止的時刻段，稱為“平均脈寬”。上升時刻tr：上升時刻是指從脈沖信號上升沿的0.1Um起，上升到0.9Um止的時刻段。下降時刻tf:：指從脈沖信號下降沿的0.9Um起，下降到0.1Um止的時刻段。二單穩(wěn)態(tài)觸發(fā)器我們在分析觸發(fā)器時曾經(jīng)舉過如此一個例子，兩個反相器頭尾相連能夠構成一個雙穩(wěn)態(tài)電路，加上觸發(fā)端稱之為RS觸發(fā)器，見下右圖，假如我們把兩個反相器的耦合方式改一下，

48、形成左圖的方式。(下面右圖第一個門電路應為或非門)分析此電路，正常狀態(tài)（稱穩(wěn)態(tài)）時，3端必為低電平，則1端為高電平，2端為低電平，電容上電壓=0，在沒有外界阻礙的情況下，電路保持此狀態(tài)不變。當觸發(fā)端出現(xiàn)低電平常，2端為高電平，由于電容上電壓不能突變，因此3端為高電平，1端為0，這種臨時狀態(tài)保持一端時刻后，由于電容C不斷充電，使得3端電壓逐漸降低，當3端電壓低到小于門電路的開啟電壓時，電路翻轉(zhuǎn)，回到穩(wěn)態(tài)。這種電路稱單穩(wěn)態(tài)觸發(fā)器。單穩(wěn)態(tài)觸發(fā)器（單穩(wěn)態(tài)觸發(fā)電路）的工作性能有如下的顯著特點：它具有穩(wěn)態(tài)和暫穩(wěn)態(tài)兩個不同的工作狀態(tài)。在外加觸發(fā)脈沖作用下，能從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。在暫穩(wěn)態(tài)維持一定時刻后，再自動

49、返回穩(wěn)態(tài)。暫穩(wěn)態(tài)維持時刻的長短取決于電路本身的參數(shù)，與觸發(fā)脈沖的寬度無關。單穩(wěn)態(tài)的這種工作特性具有廣泛的用途。例如可用于整形，把寬度和幅度不規(guī)則的脈沖變換為固定寬度和固定幅度的脈沖。也能夠用于定時，即給出固定時刻寬度的信號。此外，還能夠用于延時，給出比觸發(fā)脈沖滯后一定時刻的輸出信號，等等。單穩(wěn)態(tài)觸發(fā)器能夠用門電路或集成電路。不管用哪一類器件，都需要外接電阻和電容，用RC電路的充放電過程來決定暫穩(wěn)態(tài)持續(xù)時刻的長短。單穩(wěn)態(tài)輸出波形如下：停留在暫穩(wěn)態(tài)的時刻即為輸出脈沖寅度tw，它是單穩(wěn)態(tài)觸發(fā)器的要緊參數(shù)。三多諧振蕩器多詣振蕩器能自行產(chǎn)生矩形脈沖的輸出，是脈沖產(chǎn)生（形成）電路，多諧振蕩器沒有外加輸入信

50、號，電路本身就可周而復始地振蕩，振蕩周期T是多諧振蕩器的要緊參數(shù)。四施密特觸發(fā)器我們?nèi)匀挥梅聪嗥鞔畛闪松厦娴碾娐?，設反相器的開啟（閥值）電壓為UT，電源電壓為UD，輸入端A為三角波，試看上面電路的輸出是什么模樣。當A=0時，Y=0。當A=1時，Y=1。當A從低電平開始上升時，必須滿足公式：UA*R2/（R1+R2）UT，電路方能夠翻轉(zhuǎn)，輸出Y=1，A接著上升，Y保持1不變。設翻轉(zhuǎn)時的輸入電壓（轉(zhuǎn)折電壓）為UT+。當A從高電平下降時，必須滿足公式：UD -（UD-UA）*R2/（R1+R2）（1+R12）*UTUT- （1-R12）*UT從電壓傳輸特性能夠看出：施密特觸發(fā)器輸出只有高低兩種電平，

51、當輸入電壓從小到大和從大到小變化時，輸出電平發(fā)生跳變所對應的輸入電壓值是不同的，把施密特觸發(fā)器具有的這種特性叫滯回特性。UT-和UT+ 稱為閾值電汪，兩者之差稱為回差電壓，用UT表示。6.5.2 555定時器及其組成的脈沖產(chǎn)生和整形電路一555定時器及其功能555定時器555定時器是一種多用途的單片集成電路，利用它能夠方便地構成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器等。1555定時器的電路結構555定時器由三部分組成：電阻分壓器和電壓比較器電阻分壓器是由三個等值的電阻R(5K)串聯(lián)構成，為電壓比較器C1和C2提供參考電壓。電壓比較器是一個開環(huán)工作的運算放大器，其電壓增益趨于無窮大，因此，其輸入

52、端的一個特不小的電壓，輸出端就能夠產(chǎn)生一個接近電源電壓的高電平信號或者是接近于0電壓的低電平信號。圖中，當TM電壓稍大于UCC*2/3，uc1即輸出低電平，當TM電壓稍小于UCC*2/3，uc1即輸出高電平，TR端亦具有同樣的情況。差不多觸發(fā)器差不多RS觸發(fā)器由兩個與非門組成，比較器C1和2的輸出是RS觸發(fā)器的兩個輸入。放電三極管放電三極管形成放電開關，當其基極電位為邏輯時，該管截止；基極電位為邏輯時，該管導通。2555定時器功能端簡介555集成定時器有八個引腳，其功能分不為：(Ui2輸入端應為)Ucc(8)：電源端，接正電源；Uss(1)：接地端；TH(6) ：閾值端，它是C1的輸入端。(2

53、) ：觸發(fā)端，它是C2的輸入端.Rd(4) ：異步復位端。Td(7) ：放電端。CO(5) ：操縱電壓端。當接外加電壓時，可改變“閾值”和“觸發(fā)”端的比較電平。OUT(3)：輸出端。3工作原理(分四種狀態(tài)分析)二用555定時器構成施密特觸發(fā)器1電路結構：將TH(6腳)和/TR(2腳)相連作為信號輸入端即可構成施密特觸發(fā)器，圖.5.6(a)。2工作原理當Ui由0上升至Ucc*1/3時，Uc1=1,Uc2=0，觸發(fā)器低電平置位，Q=U0=1。當Ui上升，在Ucc*1/3至Ucc*2/3之間，Uc1=1,Uc2=1，觸發(fā)器保持，Q=U0=1。當UiUcc*2/3時，Uc1=1,Uc2=0，觸發(fā)器低電

54、平復位，Q=U0=0。當Ui由Ucc*下降至Ucc*1/3時，Uc1=1,Uc2=0，觸發(fā)器低電平置位，Q=U0=1。若輸入電壓的波形是個三角波，則對應的輸出波形如圖.5.6所示，它是反相輸出的施密特觸發(fā)器。3電路特點: 施密特觸發(fā)器具有滯回特性，即輸出電壓由高電平跳變?yōu)榈碗娖匠Ｋ鶎妮斎腚妷篣i和由低電平跳變?yōu)楦唠娖剿鶎妮斎腚妷篣i是不同的。4施密特觸發(fā)器的應用用于波形變換和整形上圖分不示出了不同的輸入信號送到圖.5.7反相輸出的施密特觸發(fā)器的輸入端所得到的輸出矩形脈沖。能夠看出：A.實現(xiàn)了波形轉(zhuǎn)換，將非矩形的波形變成了矩形波，B.實現(xiàn)了波形整形，將不規(guī)則的波形變成了比較規(guī)則的波形。用

55、于脈沖鑒幅若需要保留一定幅值的脈沖信號，只要將閾值電壓Ut1和Ut2調(diào)到合適的值即可。用于接口電路: 在接口電路，施密特觸發(fā)器用于將輸入脈沖整形。比如數(shù)字頻率計，將輸入的不規(guī)則周期信號通過施密特電路整形后變成邊沿陡峭的矩形波送入門電路和計數(shù)器，見下圖。三用555定時器構成單穩(wěn)態(tài)觸發(fā)器1電路結構用555定時器構成的單穩(wěn)態(tài)觸發(fā)器如圖所示，它是靠Ui下降沿觸發(fā)的。2工作原理當Ui=1，即沒有觸發(fā)脈沖到來時，不管在接通電演后的瞬間差不多RS觸發(fā)器是1狀態(tài)依舊0狀態(tài)，電路都將自動穩(wěn)定在Q=Uo=0 的狀態(tài)。A假定接同電源后RS觸發(fā)器Q=0，則三極管Td導通，電容上電壓Uc=0，兩個比較器輸出均為1則RS

56、觸發(fā)器為保持狀態(tài)，Q=0的狀態(tài)將保持下去。B反之，接同電源后RS觸發(fā)器Q=0，則三極管Td導通，因而電源電壓Ucc便通過電阻向電容C充電。隨著充電電壓升高，當升至電容電壓Ucc*2/3時，RS觸發(fā)器被置0，則三極管導通，電容C經(jīng)Td的集電極回路迅速放電，使RS觸發(fā)器回到Q=0的狀態(tài)。由此可知，電路在接通電源后，確信進入Q=0的狀態(tài)。當Ui下降沿到來時，觸發(fā)單穩(wěn)態(tài)工作，Uc2=0，觸發(fā)器翻轉(zhuǎn)，Q=1，三極管Td截止，電路進入暫穩(wěn)狀態(tài)，現(xiàn)在，Ucc經(jīng)R向C充電，使Uc上升。當Uc充到Ucc*2/3時，S觸發(fā)器翻轉(zhuǎn)，Q=0，Td導通放電，電路回到穩(wěn)定狀態(tài)。電容C的充，放電回路示意圖和輸入輸出波形如圖

57、所示。3脈沖寬度TW的估算：TW = 1.1*R*C4單穩(wěn)態(tài)觸發(fā)器的應用用于定時操縱設輸入一段模擬信號，要求從t1開始，t2結束，我們設計了如下電路：分析電路，可畫出各點的電壓波形。模擬開關受單穩(wěn)電路的操縱：當單穩(wěn)電路輸出為低電平常，開關打開，輸出無信號，當單穩(wěn)電路輸出高電平常，開關閉合，輸入信號能夠輸出。Tw=t2-t1，選擇單穩(wěn)電路的RC元件就能夠設定時刻。用于延時設計一個電路，使一個前沿脈沖延遲輸出。設延遲時刻為t。分析上圖，畫出輸出電壓的波形，能夠看出該電路實現(xiàn)了延時和脈沖形成的功能。單穩(wěn)態(tài)電路起延時作用，延遲時刻為t=tw，單穩(wěn)態(tài)電路可形成輸入脈寬。四用555定時器構成多諧振蕩器1用

58、施密特觸發(fā)器組成的多諧振蕩器：我們嘗試著分析下面給定的電路，設電容上的初始電壓為0，則接通電源后Ui=0，Uo=1，因此高電平通過電阻向電容C充電，隨著充電過程的進行，Ui逐漸升高，當Ui升至UT+時，電路翻轉(zhuǎn)，輸出Q=Uo=0，電容C放電，當Uc降至UT-時，電路再次翻轉(zhuǎn)，輸出高電平，C又開始充電，如此，Ui在UT+和UT-之間往復變化，輸出不斷高低高低變換，形成振蕩。結果，那個電路在沒有外界觸發(fā)的情況下，仍能輸出周期變化的矩形波，我們稱能夠自行產(chǎn)生矩形波輸出的器件為多諧振蕩器。下面，用555定時器構成施密特電路，再用施密特電路加上RC充放電電路來設計多諧振蕩器。2電路結構用555定時器構成

59、的多諧振蕩器如圖所示。3輸出波形圖振蕩周期T=T1+T2=0.69（R1+2*R2）*C6.5.3 由門電路構成的雙穩(wěn)態(tài)電路到多諧振蕩器的演變過程我們把兩個反相器頭尾相連接成了一個正反饋電路，它有兩種穩(wěn)定狀態(tài)，稱之為雙穩(wěn)態(tài)電路，若加上觸發(fā)端就構成了RS觸發(fā)器。假如我們把兩個反相器的耦合方式改一下，同時命名一個輸入端A和輸出端Y，在輸入端串接一個電阻，就構成了施密特觸發(fā)器。施密特電路較雙穩(wěn)態(tài)電路多了兩個電阻，因此施密特電路仍保持了雙穩(wěn)電路的雙穩(wěn)特性，但也由于電阻的存在，使得輸入產(chǎn)生了回差，這是施密特電路獨有的特性，假如把雙穩(wěn)電路的一條耦合支路加上RC元件，就構成了單穩(wěn)態(tài)觸發(fā)器。單穩(wěn)態(tài)觸發(fā)器。有一

60、個穩(wěn)態(tài)，一個暫態(tài)，暫態(tài)時刻的長短由RC元件參數(shù)確定。(下圖有誤,第一個門電路應為或非門)假如把單穩(wěn)態(tài)電路的另一條耦合支路也加上RC元件，形成下面的電路(與書上略有不同,書上R是與門電路并聯(lián))。假設在通電的瞬間，由于某種外界緣故，使2端電壓有微小的正跳變，就會引起雪崩式的正反饋過程，2,3端迅速變?yōu)楦唠娖健?,4端迅速變?yōu)榈碗娖?電容上面電壓不能突變)，電路進入第一個暫穩(wěn)態(tài)時期，C1開始充電，3端電壓逐漸降低，當3端電壓低于反相器的開啟電壓時，電路發(fā)生翻轉(zhuǎn)，又是一個正反饋過程，使4端為高電平，2端為低電平，C1放電，C2開始充電，又使1端電壓逐漸降低，以至重復上述過程。如此2，4端始終是高低高低