專用集成電路設(shè)計實踐(西電版)第3章 電路設(shè)計課件

第3章電路設(shè)計3.1觸發(fā)器的設(shè)計3.2比較器設(shè)計3.3運(yùn)算放大器設(shè)計3.4帶隙基準(zhǔn)設(shè)計3.5振蕩器設(shè)計3.6LDO穩(wěn)壓器設(shè)計3.7D/A轉(zhuǎn)換器的設(shè)計3.8A/D轉(zhuǎn)換器的設(shè)計吹苑躥豢惕偽餐瞅改吱研蔬鋇靜尖傈崔練苞療剛餒先稍闡媽滾糙毆孵韓埃專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計第3章電路設(shè)計3.1觸發(fā)器的設(shè)計吹苑躥豢惕偽餐瞅改吱

3.1觸發(fā)器的設(shè)計

3.1.1觸發(fā)器的原理

觸發(fā)器是時序邏輯電路的最基本單元,在時序邏輯領(lǐng)域內(nèi)占有相當(dāng)重要的地位,它被作為基本記憶單元廣泛應(yīng)用于各種時序邏輯系統(tǒng)中。觸發(fā)器包括單穩(wěn)態(tài)觸發(fā)器和雙穩(wěn)態(tài)觸發(fā)器。我們把輸出的電平有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)的觸發(fā)器稱為單穩(wěn)態(tài)觸發(fā)器,而把輸出電平為兩個穩(wěn)態(tài)的觸發(fā)器稱為雙穩(wěn)態(tài)觸發(fā)器。觸發(fā)器的種類很多,但所有的雙穩(wěn)態(tài)觸發(fā)器都應(yīng)具有以下特性:倦踩癟夜照庸哀盂旗綽皋檀窮髓斡訂仆湖徑拇吹嗅表韌孔絞綜銹拆訓(xùn)丟那專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計 3.1觸發(fā)器的設(shè)計

3.1.1觸發(fā)器的原理

(1)有兩個互補(bǔ)的輸出Q和Q,即當(dāng)Q=0時,Q=1,而當(dāng)Q=1時,Q=0。

(2)有兩個穩(wěn)定狀態(tài)。若輸入不發(fā)生變化,觸發(fā)器必定處于其中某一個穩(wěn)定狀態(tài)并且可以長期保持下去。一般當(dāng)Q=0和Q=1時稱觸發(fā)器處于0態(tài),而當(dāng)Q=1和Q=0時稱觸發(fā)器處于1態(tài)。貍桃恤毫薦骸絢墮傅頸搞初收昭考薄唐桓敞市燼旦漓遙甩柞涂糕隧夜皺癥專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(1)有兩個互補(bǔ)的輸出Q和Q,即當(dāng)Q=0時,Q=1,而當(dāng)(3)在輸入信號的作用下,雙穩(wěn)態(tài)觸發(fā)器可從一個穩(wěn)定狀態(tài)轉(zhuǎn)換到另一個穩(wěn)定狀態(tài),并繼續(xù)穩(wěn)定下去,直到下一次輸入發(fā)生變化時,才可能再次改變狀態(tài)。

我們把輸入信號沒有發(fā)生變化直到輸入信號發(fā)生變化之前的觸發(fā)器狀態(tài)稱為電路的現(xiàn)在狀態(tài),用Qn和Qn來表示,而把輸入信號發(fā)生變化后觸發(fā)器所進(jìn)入的狀態(tài)稱為它的下一態(tài),用Qn+1和Qn+1表示。若用X來表示輸入信號的集合,則觸發(fā)器的下一狀態(tài)是它的現(xiàn)在狀態(tài)和輸入信號的函數(shù),即Qn+1=f(Qn,X)(3－1)曳凰西水乞訓(xùn)掐皿條牙嘩荒紛蘋鈣咆杯拱鈉虹狂狂摸滇箭痞盂涕主翰酒園專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(3)在輸入信號的作用下,雙穩(wěn)態(tài)觸發(fā)器可從一個穩(wěn)定狀態(tài)轉(zhuǎn)式(3－1)稱為觸發(fā)器下一狀態(tài)方程,簡稱狀態(tài)方程,它是描述時序電路的最基本表達(dá)式。當(dāng)然,對于每一種具體的觸發(fā)器,狀態(tài)方程的具體形式將各不相同,也就是每種觸發(fā)器都有自己特定的狀態(tài)方程,因此也把狀態(tài)方程叫做特征方程。

現(xiàn)在狀態(tài)和下一狀態(tài)是一個相對的概念,即是相對于輸入變化而言的。在某一時刻輸入變化后電路進(jìn)入下一狀態(tài),而對于下一次變化而言,這就是觸發(fā)器的現(xiàn)在狀態(tài)。實際上也可以說,下一狀態(tài)是對于某一時刻而言的,過了這個時刻,就為現(xiàn)在狀態(tài)了。焦飛衛(wèi)窘嫂帳松圓硫址淹糖浪缸膽傀斬哦秀軋雀領(lǐng)駛騁皚蝸玲金崎笨措吩專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計式(3－1)稱為觸發(fā)器下一狀態(tài)方程,簡稱狀態(tài)方程,它是描由于觸發(fā)器具有兩個穩(wěn)定狀態(tài):0態(tài)和1態(tài),所以它就能記憶一位二進(jìn)制數(shù)的兩個狀態(tài),也可以記住外部事件的兩個狀態(tài)。這種記憶作用的實質(zhì)就是在觸發(fā)器的穩(wěn)定狀態(tài)和外部輸入作用之間建立起一一對應(yīng)的關(guān)系,然后通過檢查觸發(fā)器的狀態(tài),反映出外部輸入的情況。一位觸發(fā)器可表達(dá)、存儲記憶一位二進(jìn)制信息;多位觸發(fā)器可表達(dá)、存儲記憶多位二進(jìn)制信息(一組二進(jìn)制代碼)。當(dāng)輸入信號發(fā)生變化時,觸發(fā)器電路會自動地“觸發(fā)翻轉(zhuǎn)”——從某一穩(wěn)定狀態(tài)(初態(tài))自動轉(zhuǎn)變到另一穩(wěn)定狀態(tài)(次態(tài))。而且,這一“觸發(fā)翻轉(zhuǎn)”過程進(jìn)行得極為迅速,所經(jīng)歷的時間極短,可認(rèn)為是瞬間完成的。引起“觸發(fā)翻轉(zhuǎn)”的輸入信號稱為“觸發(fā)信號”。當(dāng)觸發(fā)信號撤銷后,觸發(fā)器的次態(tài)會保持下來,直到新的觸發(fā)信號再次“觸發(fā)”前,次態(tài)會保持不變。在觸發(fā)信號作用下,觸發(fā)器自動由“初態(tài)”翻轉(zhuǎn)到“次態(tài)”(有時也稱之為“狀態(tài)更新”)。利用觸發(fā)器存儲記憶、觸發(fā)翻轉(zhuǎn)、次態(tài)能保持的功能,可以對二進(jìn)制代碼進(jìn)行寄存、移位;也可以對輸入脈沖信號個數(shù)進(jìn)行計數(shù);還可以處理和變換輸入脈沖信號波形,構(gòu)成寄存器、計數(shù)器、脈沖信號處理與產(chǎn)生電路等多種數(shù)字電路。塌奶臟垮拯韶濱同距匹緊聘臟勝速翼攙翠污衫撻鋪辨修濱帳腑疙抗貧襖擦專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計由于觸發(fā)器具有兩個穩(wěn)定狀態(tài):0態(tài)和1態(tài),所以它就能記憶一3.1.2觸發(fā)器的指標(biāo)

1.建立時間

建立時間是指在觸發(fā)器的時鐘信號上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時間,如果建立時間不夠,數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器。由圖3－1可見,由于CP信號是加到門G3和G4上的,因而在CP上升沿到達(dá)之前,門G5和G6輸出端的狀態(tài)必須穩(wěn)定地建立起來。輸入信號到達(dá)D端以后,G5的輸出狀態(tài)要經(jīng)過一級門電路的傳輸延遲時間才能建立起來,而G6的輸出狀態(tài)需要經(jīng)過兩級門電路的傳輸延遲時間才能建立,因此D端的輸入信號必須先于CP的上升沿到達(dá),而且建立時間應(yīng)滿足:tset≥2tpd。搭陌希界捕驕姜釩搖伴嗜蛆始夾財矯執(zhí)徑杠搖瞥傀霄陸才峻交肅怪南田溯專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計3.1.2觸發(fā)器的指標(biāo)

1.建立時間

建立時間是圖3－1維持阻塞D觸發(fā)器結(jié)構(gòu)獄江忘輾怠桿必舵癬吝怖貶泥宗茨間逆愁評譬蓮銥哺紹籬梳浚侵贓搔諄磋專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－1維持阻塞D觸發(fā)器結(jié)構(gòu)獄江忘輾怠桿必舵癬吝怖貶泥宗圖3－2維持阻塞D觸發(fā)器動態(tài)波形誦占美廢侶根落曬泵孤疼嘉狄吁絳串藹稍悸旦前工羞吵泵擺茶抱誹蝶梁銷專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－2維持阻塞D觸發(fā)器動態(tài)波形誦占美廢侶根落曬泵孤疼嘉2.保持時間

保持時間是指在觸發(fā)器的時鐘信號上升沿到來以后,數(shù)據(jù)穩(wěn)定不變的時間。由圖3－1可知,為實現(xiàn)邊沿觸發(fā),應(yīng)保證CP=1期間門G6的輸出狀態(tài)不變,不受D端狀態(tài)變化的影響。為此,在D=0的情況下,當(dāng)CP上升沿到達(dá)以后還要等門G4輸出的低電平返回到門G6的輸入端以后,D端的低電平才允許改變。因此輸入低電平信號的保持時間為tHL>tpd。在D=1的情況下,由于CP上升沿到達(dá)后G3的輸出將G4封鎖,因此不要求輸入信號繼續(xù)保持不變,故輸入高電平信號的保持時間tHH=0。恭漳敞粥鞏臥炕飾菱依孟掣閉撅副示競湘彎貸懶盔淄縮限沛撈駱縱加態(tài)婁專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計2.保持時間

保持時間是指在觸發(fā)器的時鐘信號上升沿到3.傳輸延遲時間

信號在通過觸發(fā)器傳輸?shù)那昂?會出現(xiàn)一段時間的延遲,人們把這段時間叫做傳輸延遲時間。由圖3－3不難推算出,從CP上升沿到達(dá)時開始計算,輸出由高電平變?yōu)榈碗娖降膫鬏斞舆t時間tPHL和由低電平變?yōu)楦唠娖降膫鬏斞舆t時間tPLH稱為觸發(fā)器的傳輸延遲時間。盟冬螟武泅援串涸猶閉腎增笑亭恐辜依獵皆禮禹迪爬神陵矢櫥雷毆忌蜂跡專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計3.傳輸延遲時間

信號在通過觸發(fā)器傳輸?shù)那昂?會出現(xiàn)圖3－3D觸發(fā)器工作波形受洪蹄縛輩暑穩(wěn)咎吏熔浴跟則哀過時矛仰豺朵評膚賀蝎玉敖粹催讕繹坍腸專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－3D觸發(fā)器工作波形受洪蹄縛輩暑穩(wěn)咎吏熔浴跟則哀過時4.最高時鐘頻率

為使觸發(fā)器能正常工作,時鐘信號頻率往往要小于某一特定的值,這個特定的值即為最高時鐘頻率。圖3－1中,為了保證由門G1～G4組成的同步RS觸發(fā)器能可靠地翻轉(zhuǎn),CP高電平的持續(xù)時間應(yīng)大于tPHL,所以時鐘信號高電平的寬度tWH應(yīng)大于tPHL。而為了在下一個CP上升沿到達(dá)之前確保門G5和G6的新的輸出電平得以穩(wěn)定地建立,CP低電平的持續(xù)時間不應(yīng)小于門G4的傳輸延遲時間和tset之和,即時鐘信號低電平的寬度tWL≥tset+tpd,因而得到:奈捷撬勒王滄芯死蟬紡置察鞍描熬叭鞏娟喊氖濾拼捎要妊戊咒朝酪扇州湃專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計4.最高時鐘頻率

為使觸發(fā)器能正常工作,時鐘信號頻率3.1.3常見觸發(fā)器的結(jié)構(gòu)

1.RS觸發(fā)器

基本RS觸發(fā)器是構(gòu)成各種功能觸發(fā)器的基本單元,它可以用兩個二輸入與非門或兩個二輸入或非門交叉耦合構(gòu)成。圖3－4是兩個與非門耦合而成的觸發(fā)器,它有兩個輸入端R、S和兩個互補(bǔ)輸出端Q和Q,一般用Q端的邏輯值來表示觸發(fā)器的狀態(tài)。當(dāng)Q=0、Q=1時稱觸發(fā)器處于0態(tài);當(dāng)Q=1、Q=0時稱觸發(fā)器處于1態(tài)。榆竭征臭炬匝旭鍛計迪諾卵駁懼弄廟原艦煩垛餾煉兄皆刊湊氓輿奉蠕怕競專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計3.1.3常見觸發(fā)器的結(jié)構(gòu)

1.RS觸發(fā)器

基本R圖3－4與非門構(gòu)成的RS觸發(fā)器邯揉女韓顧策系濤宇僥左撿亨涯巧膽寞走謅胺印譏狀欲船彥褒豢湘禮減攆專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－4與非門構(gòu)成的RS觸發(fā)器邯揉女韓顧策系濤宇僥左撿亨根據(jù)與非門的邏輯關(guān)系,觸發(fā)器的邏輯表達(dá)式為(3－3)由輸入信號R、S的不同狀態(tài)的組合可知,觸發(fā)器的輸入與輸出的關(guān)系有4種情況:(1)當(dāng)輸入R=1,S=1時。當(dāng)R、S都為1時,兩個與非門的狀態(tài)由原來的Q和Q的狀態(tài)決定,不難推知,觸發(fā)器的原來狀態(tài)不變。觸發(fā)器保持狀態(tài)時,輸入端都加高電平,需要觸發(fā)翻轉(zhuǎn)時,按要求在某一輸入端加一負(fù)脈沖。例如在S端加負(fù)脈沖,使觸發(fā)器置1,該脈沖信號回到高電平后,觸發(fā)器仍維持1狀態(tài)不變,相當(dāng)于把S端某一時刻的電平信號存儲起來,這就體現(xiàn)了觸發(fā)器具有的記憶功能。箭弟埂牡蝎謬群窯象禾僑蒼肄緣拱正醚汀掣酞融怎媒萄夷彩搔隔載嗚唇蹤專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計根據(jù)與非門的邏輯關(guān)系,觸發(fā)器的邏輯表達(dá)式為(3－3)(2)當(dāng)輸入R=1,S=0時。由式(3－3)可知,當(dāng)S=0時,不論Q為何種狀態(tài),都有Q=1,Q=0。

(3)當(dāng)輸入R=0,S=1時。由電路的對稱性可知,當(dāng)R=0時,不論Q為何種狀態(tài),都有Q=1,Q=0。

(4)當(dāng)輸入R=0,S=0時。若R=S=0,則兩個與非門輸出均為1,這樣就破壞了觸發(fā)器的互補(bǔ)輸出關(guān)系。在實際的電路中,因為門電路的延遲時間不一致,觸發(fā)器的下一狀態(tài)不能確定,所以這種情況是不允許的。因此人們規(guī)定輸入信號R、S不能同時為0,即它要滿足約束關(guān)系R+S=1。費(fèi)末膨衷動引冒艙張今聰角撿澄矛敖杉忘憲注姥晃付挎糯抒脂尼訂相甕菠專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(2)當(dāng)輸入R=1,S=0時。由式(3－3)可知,當(dāng)S=在實際電路中,由或非門耦合而成的觸發(fā)器是很常見的。圖3－5就是由兩個或非門耦合而成的觸發(fā)器結(jié)構(gòu),它也有兩個輸入端R、S和兩個互補(bǔ)輸出端Q和Q。根據(jù)或非門的邏輯關(guān)系,觸發(fā)器的邏輯表達(dá)式為(3－4)墩醬哩渭覽臨格撫侶蘸錄狙違銹丫郭糧捷穎妓撩價鎖戮愉蓋澎豈割療駭漏專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計在實際電路中,由或非門耦合而成的觸發(fā)器是很常見的。圖3－圖3－5或非門構(gòu)成的RS觸發(fā)器坤漚魁墜齒瓢墩韌嫩蠻肯制戎赴褂礫暫葵垮呼以非勝宅梧珊哎迢伯隧霧庇專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－5或非門構(gòu)成的RS觸發(fā)器坤漚魁墜齒瓢墩韌嫩蠻肯制戎圖3－6CMOSRS觸發(fā)器誠爾鬧方畢雪租揚(yáng)葡鞋達(dá)儡送璃王紡緣挪渦暇碰兢姿猶字噓估追騁護(hù)傳飄專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－6CMOSRS觸發(fā)器誠爾鬧方畢雪租揚(yáng)葡鞋達(dá)儡送璃2.D觸發(fā)器

1)同步D觸發(fā)器

在同步RS觸發(fā)器的輸入回路加一個反相器,可以把兩個輸入端減為一個,從而構(gòu)成D觸發(fā)器。在下一個時鐘脈沖,D觸發(fā)器的邏輯輸入被傳送到輸出。它常被用于計數(shù)器或移位寄存器中。圖3－7為D觸發(fā)器的邏輯電路結(jié)構(gòu),圖中門a和b組成觸發(fā)引導(dǎo)門,門c和d組成基本觸發(fā)器?；居|發(fā)器的輸入為(3－5)妓瘋皋缽訟淺屢食驅(qū)超稱底購錘歌干降桃猾嚎噴崇侮廂藥鐮筆饞假砒蓬銀專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計2.D觸發(fā)器

1)同步D觸發(fā)器

在同步RS觸發(fā)器由此不難推出:

當(dāng)CP=0時,a、b門被堵,SD=1,RD=1,輸出保持原態(tài);

當(dāng)CP=1時,a、b門被打開,SD=D,RD=D,輸出由D決定。由基本RS觸發(fā)器的特征方程得出D觸發(fā)器的特征方程為化腋虱暈嚏強(qiáng)寄惺萌楷姬眶俄羔搶香影淪砸卞符闌益腮烯鐮羚榷吸瘩盞耘專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計由此不難推出:

當(dāng)CP=0時,a、b門被圖3－7同步D觸發(fā)器的邏輯電路結(jié)構(gòu)煮廉緣檸哭章詩鼻腹韻愚寒哦樣簾宣并箭惶罷莆完泄妻蔗蔬記鎂冉氫孔諾專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－7同步D觸發(fā)器的邏輯電路結(jié)構(gòu)煮廉緣檸哭章詩鼻腹韻愚用CMOS傳輸門可以構(gòu)成D觸發(fā)器,其電路圖如圖3－8所示。當(dāng)?=0時,傳輸門TG1導(dǎo)通,TG2截止,因而Q=D;?=1時,TG1截止,TG2導(dǎo)通,這時兩個反相器通過傳輸門TG2構(gòu)成反饋環(huán),保存了在?＝0時輸入的信息。此電路最簡單的電氣設(shè)計是選取kN=kP和UTH=UDD/2,最簡單的版圖布局結(jié)構(gòu)則選取所有器件有相同的寬長比W/L。尹卉膝村孤鄖暈郊什租沫瘦寧峻涌洱找診著陰器歷茅拉諄背請雖駕措誰吟專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計用CMOS傳輸門可以構(gòu)成D觸發(fā)器,其電路圖如圖3－8所示圖3－8同步D觸發(fā)器CMOS電路圖幅屢盼煎吉頓題渡欠爸稽刊訓(xùn)木效甘殘顯娶俏準(zhǔn)椅醛鬃冕肥椿沙漚瓶幀愿專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－8同步D觸發(fā)器CMOS電路圖幅屢盼煎吉頓題渡欠爸稽2)主從D觸發(fā)器

將兩個由反相時鐘控制的D觸發(fā)器級聯(lián)就得到了一個D型主從觸發(fā)器,其邏輯框圖如圖3－9所示。當(dāng)?=1時,輸入數(shù)據(jù)通過傳輸門TG1被送入主觸發(fā)器;在?=0時,這個數(shù)據(jù)被保存在主觸發(fā)器中并同時通過傳輸門TG3送入從觸發(fā)器。第二個時鐘脈沖周期來到時主觸發(fā)器將接收新的數(shù)據(jù),從觸發(fā)器將保存上一時鐘周期送入主觸發(fā)器的數(shù)據(jù)。相應(yīng)的標(biāo)準(zhǔn)CMOS主從D觸發(fā)器電路結(jié)構(gòu)如圖3－10所示。渝諾在胸室驅(qū)傣沛滾循娛緘易熬鹿劈扣若抨梭億縣宿恥霧腸逢揩黎攪竅燈專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計2)主從D觸發(fā)器

將兩個由反相時鐘控制的D觸發(fā)器級聯(lián)圖3－9主從觸發(fā)器邏輯框圖佰俏駕肥跟漢租車媚泡鍛?zhàn)W瓜秒亮荒媚千糙輯絨訊奴脆尸業(yè)治掛腰鬼肚膀?qū)Ｓ眉呻娐吩O(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－9主從觸發(fā)器邏輯框圖佰俏駕肥跟漢租車媚泡鍛?zhàn)W瓜秒亮圖3－10標(biāo)準(zhǔn)CMOS主從觸發(fā)器電路圖鼠羨擔(dān)厄睬靶燒鈔快純莽窿鄲供啃值墅妻枷泡幀隊駱雍營諒穢摳領(lǐng)貓惜謎專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－10標(biāo)準(zhǔn)CMOS主從觸發(fā)器電路圖鼠羨擔(dān)厄睬靶燒鈔快3.JK觸發(fā)器

常見的JK觸發(fā)器包括主從JK觸發(fā)器和邊沿JK觸發(fā)器。這里我們主要介紹主從JK觸發(fā)器。

主從JK觸發(fā)器和主從RS觸發(fā)器的區(qū)別在于當(dāng)J=K=1時,觸發(fā)器將翻轉(zhuǎn)為與初始狀態(tài)相反的狀態(tài),所以JK觸發(fā)器不再存在輸出狀態(tài)不定的情況。主從JK觸發(fā)器電路圖如圖3－11所示。圖3－12為主從JK觸發(fā)器的電壓波形圖(設(shè)初態(tài)為0)。領(lǐng)堰濁絮和就賊吶餌坊馳拯軀稈疤音餒催傭禾揮稠薦蘇邯灶擁馬域長菇嶼專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計3.JK觸發(fā)器

常見的JK觸發(fā)器包括主從圖3－11主從JK觸發(fā)器電路結(jié)構(gòu)忍志向鳴體霸努蔬惠滾皮凹醇希刀裹苫否彰吻屈瘡給昏干巫昌鶴邏廢懲型專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－11主從JK觸發(fā)器電路結(jié)構(gòu)忍志向鳴體霸努蔬惠滾皮凹圖3－12主從JK觸發(fā)器的電壓波形圖茫苑針眺繹甲擇吵祝秀眠贊壁闌痘漿遁什哎訝田痰肅壽渠氓施鉆錘婦渴唾專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－12主從JK觸發(fā)器的電壓波形圖茫苑針眺繹甲擇吵祝秀4.T觸發(fā)器與T′觸發(fā)器

把JK觸發(fā)器的兩個輸入端連接在一起,就構(gòu)成了另一種只有一個輸入端的觸發(fā)器,稱為T觸發(fā)器,其邏輯圖如圖3－13所示。采用與JK觸發(fā)器同樣的分析方法,可知這時的等效R、S輸入信號為(3－7)因此,T觸發(fā)器的狀態(tài)方程為(3－8)T觸發(fā)器的邏輯功能很簡單,當(dāng)T=0時,觸發(fā)器的狀態(tài)不變,而當(dāng)T=1時,觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次。T觸發(fā)器的功能見表3－1。牟籃扶氟放蹤肘琢偵吮匣簍神查蜒焙唱滔號類性一陳胰吼矩橢卸炭煽亞瘁專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計4.T觸發(fā)器與T′觸發(fā)器

把JK觸發(fā)器的兩個輸入端連表3－1T觸發(fā)器功能表TQn+101QnQn懼篷姿湊竣蕉辣綴宗摸瞪乓晃硒惟訝漣悅小嶺晚稿缸性嚼講垣坯發(fā)葡貪匣專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計表3－1T觸發(fā)器功能表TQn+10Qn懼篷姿湊竣蕉辣綴宗

5.各電路結(jié)構(gòu)觸發(fā)方式

觸發(fā)器的電路結(jié)構(gòu)不同,其觸發(fā)翻轉(zhuǎn)的過程和特點也各不相同。即不同電路結(jié)構(gòu)的觸發(fā)器各有自己獨具特點的“觸發(fā)方式”。

觸發(fā)器的觸發(fā)方式分為三種:“電平觸發(fā)”、“主從觸發(fā)”、“邊沿觸發(fā)”。

(1)“基本RS結(jié)構(gòu)”的觸發(fā)器是“電平觸發(fā)”方式。觸發(fā)過程:當(dāng)輸入信號R、S端的電平發(fā)生變化時,觸發(fā)器“觸發(fā)翻轉(zhuǎn)”,置0或置1;當(dāng)R、S信號電平保持不變時,觸發(fā)器保持原態(tài)不變。輻細(xì)黑摸搞嚎胳箋識巧屋目叁馮六匙鎊偶險誨伊撞葉膛恬鹽潑乓撂珊拎坪專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計5.各電路結(jié)構(gòu)觸發(fā)方式

觸發(fā)器的電路結(jié)構(gòu)不同,其觸發(fā)特點:

①用R、S信號電平直接觸發(fā),即“電平觸發(fā)”。

②觸發(fā)器的狀態(tài)隨著R、S信號電平的變化而變化,易受干擾,抗干擾能力差。

③用R、S信號電平直接觸發(fā),不利于多個觸發(fā)器協(xié)調(diào)地工作,使用不方便。舌喚孩袁鎮(zhèn)迫式門魂匙促稗竣銥寓槐香票掌碘浙陪汐椰錐洲軀叮溯遠(yuǎn)頓輻專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計特點:

①用R、S信號電平直接觸發(fā),即“電平觸發(fā)”。(2)“同步RS結(jié)構(gòu)”的觸發(fā)器也是“電平觸發(fā)”方式。觸發(fā)過程:在時鐘信號CP高電平(CP=1)期間,觸發(fā)器接收輸入信號電平,完成觸發(fā)翻轉(zhuǎn);在CP=0期間,禁止輸入信號進(jìn)入觸發(fā)器,觸發(fā)器保持原態(tài)。

特點:

①CP=1期間,輸入信號電平直接觸發(fā),屬于“電平觸發(fā)”方式。

②用時鐘信號CP來控制是否允許“觸發(fā)”,可以協(xié)調(diào)多個觸發(fā)器的動作步伐,實現(xiàn)“同步操作”。

③CP=0期間,禁止觸發(fā)翻轉(zhuǎn),抗干擾能力高于“基本RS結(jié)構(gòu)”。

④CP=1期間,輸入信號的變化,會使觸發(fā)器發(fā)生多次翻轉(zhuǎn),抗干擾能力有限。瞧鰓徒賣膳善步壹舵結(jié)避窮樸眉閩爬餒雌閩酷熄暗艱幟餡城盒愈徐萊邪挎專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(2)“同步RS結(jié)構(gòu)”的觸發(fā)器也是“電平觸發(fā)”方式。(3)“主從結(jié)構(gòu)”的觸發(fā)器是“主從觸發(fā)”方式。觸發(fā)過程:在時鐘信號CP=1期間,主觸發(fā)器接收輸入信號,“更新狀態(tài)”,從觸發(fā)器狀態(tài)保持不變;在時鐘信號CP下降沿到來時,從觸發(fā)器接收主觸發(fā)器輸出端信號,觸發(fā)翻轉(zhuǎn)。

特點:

①觸發(fā)翻轉(zhuǎn)的過程分兩步走:CP=1期間,“主變,從不變”;CP=0到來時刻,“從隨主變”,是“主從觸發(fā)”方式。

②觸發(fā)器被觸發(fā)的時刻是CP脈沖的下降沿,在每個CP周期,觸發(fā)器狀態(tài)只能變化一次,抗干擾能力優(yōu)于“同步RS結(jié)構(gòu)”。

③主觸發(fā)器是一個同步RS結(jié)構(gòu)的觸發(fā)器,在CP=1的全部時間內(nèi),輸入信號的變化會直接影響主觸發(fā)器狀態(tài),可能引起“誤觸發(fā)”。丫猶匪懈巨喳讓碾片聶循病貪輕牟億撕峻蟻房蓄槽薩剿悔柔恃糟后微椰捅專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(3)“主從結(jié)構(gòu)”的觸發(fā)器是“主從觸發(fā)”方式。觸發(fā)過程:(4)“邊沿結(jié)構(gòu)”觸發(fā)器的觸發(fā)方式為“邊沿觸發(fā)”。觸發(fā)過程:每當(dāng)時鐘信號CP的上升沿(或下降沿)到來瞬間,觸發(fā)器接收輸入信號,觸發(fā)翻轉(zhuǎn),實現(xiàn)其邏輯功能。在CP=0、CP=1期間,觸發(fā)器狀態(tài)均不變。

特點:

①CP脈沖上升沿(或下降沿)時刻觸發(fā),是“脈沖沿觸發(fā)”即邊沿觸發(fā)方式。

②每個CP周期觸發(fā)器狀變只能更新一次。

③觸發(fā)器狀態(tài)僅取決于CP脈沖沿到來前瞬間的輸入信號,其余時間,輸入信號的變化均被封鎖,不會影響觸發(fā)器狀態(tài),抗干擾能力最強(qiáng)。

觸發(fā)器電路的結(jié)構(gòu)形式?jīng)Q定了觸發(fā)器的觸發(fā)方式,也就決定了觸發(fā)器能否可靠地實現(xiàn)其邏輯功能。霞毫孜鴛詹場呈籬循眶撇直具威捅籮丑丫漱瑪嗽翁劉身謬峰婉蓉姜摯硒借專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(4)“邊沿結(jié)構(gòu)”觸發(fā)器的觸發(fā)方式為“邊沿觸發(fā)”。觸發(fā)過 實踐一觸發(fā)器設(shè)計實例

一、觸發(fā)器的電路原理圖

邊沿D觸發(fā)器電路原理圖如圖3－14所示。推粘簽達(dá)授涪料屯擯蔫揍值焊滓碑拌羹庭稚概伊鉑守訛鞠火樂巍零綻湊幸專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計 實踐一觸發(fā)器設(shè)計實例

一、觸發(fā)器的電路原理圖

圖3－14邊沿D觸發(fā)器電路原理圖鞘惺吳內(nèi)爽愚曙漆鈔芬野據(jù)逛裙敏喚乓牡箱側(cè)總都雙節(jié)搗國炕噬朝袱撤錯專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－14邊沿D觸發(fā)器電路原理圖鞘惺吳內(nèi)爽愚曙漆鈔芬野據(jù)二、瞬態(tài)仿真波形圖

邊沿D觸發(fā)器瞬態(tài)仿真結(jié)果如圖3－15所示。

具體的仿真網(wǎng)表如下:

//Libraryname:xdbasic

//Cellname:inv

//Viewname:schematic

subcktinvinoutvinvss

parameterswplpmpwnlnmn

M0(outinvinvin)pchw=wpl=lpm=mp

M1(outinvssvss)nchw=wnl=lnm=mn

endsinv

//Endofsubcircuitdefinition.沿喘劑幽殘懦唉脂傀錘閃嶄藥弟膜晴爬漏狀檢津域吞潰法濕雕段鼠旱負(fù)窯專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計二、瞬態(tài)仿真波形圖

邊沿D觸發(fā)器瞬態(tài)仿真結(jié)果如圖3－15圖3－15瞬態(tài)仿真結(jié)果噪樞球蛋司躁婁鈉霜遼疚柔餌連詐遷纂怔墟量中理峙百倔奴焉適爾嫩立肛專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－15瞬態(tài)仿真結(jié)果噪樞球蛋司躁婁鈉霜遼疚柔餌連詐遷纂怔//Libraryname:xdbasic

//Cellname:nand2

//Viewname:schematic

subcktnand2aboutvinvss

parameterswn2ln2mn2wn1ln1mn1wp2lp2mp2wp1lp1mp1

M3(net6avssvss)nchw=wn2l=ln2m=mn2

M1(outbnet6vss)nchw=wn1l=ln1m=mn1

M2(outbvinvin)pchw=wp2l=lp2m=mp2

M0(outavinvin)pchw=wp1l=lp1m=mp1

endsnand2

//Endofsubcircuitdefinition.填羨叢區(qū)詩抿察完診艇莆怪緞橡鬼御活抄繞妙毀齡偵韭瑰壽寒狽塹綸五舔?qū)Ｓ眉呻娐吩O(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計//Libraryname:xdbasic

//Ce//Libraryname:3216

//Cellname:sim_DFF

//Viewname:schematic

V2(VCC0)vsourcetype=pwlwave=［00.01u5］

V1(CLK0)vsourcetype=pulseval0=0val1=5period=6udelay=0rise=10n＼

fall=10nwidth=3u

V3(CLEAR0)vsourcetype=pulseval0=0val1=5period=38udelay=0rise=10n＼

fall=10nwidth=36u

V4(D0)vsourcetype=pulseval0=0val1=5period=4udelay=0rise=10n＼

fall=10nwidth=2u

V0(VSS0)vsourcedc=0type=dc

I7(CLKXCLKVCCVSS)invwp=1.5ulp=0.6ump=1wn=1uln=0.6umn=1乖歉藤對絕銷幣嚷瞪刃禱十像排陣艙又們宮紹片估京乏泉呂創(chuàng)往沂埋搽任專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計//Libraryname:3216

//CellnI3(net70net76VCCVSS)invwp=1.5ulp=0.6ump=1wn=1uln=06umn=1

I1(net84QVCCVSS)invwp=1.5ulp=0.6ump=1wn=1uln=0.6umn=1

I2(CLEARQXQVCCVSS)nand2wn2=1uln2=0.6umn2=1wn1=1uln1=0.6umn1=1＼

wp2=1.5ulp2=0.6ump2=1wp1=1.5ulp1=0.6ump1=1

I0(CLEARnet88net70VCCVSS)nand2wn2=1uln2=0.6umn2=1wn1=1uln1=0.6u＼

mn1=1wp2=1.5ulp2=0.6ump2=1wp1=1.5ulp1=0.6ump1=1

M8(net88XCLKnet76VSS)nchw=1ul=600.0nm=1

M6(net84CLKXQVSS)nchw=1ul=600.0nm=1

M5(net70XCLKnet84VSS)nchw=1ul=600.0nm=1

M1(DCLKnet88VSS)nchw=1ul=600.0nm=1

M9(net88CLKnet76VCC)pchw=1.5ul=600.0nm=1

M7(net84XCLKXQVCC)pchw=1.5ul=600.0nm=1業(yè)餐貝擔(dān)宵閘崩吾氏巷厘菱言烹呻情蔫爐便逼質(zhì)飄轟雜孰氛伴抄下賞柿魁專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計I3(net70net76VCCVSS)invwp=1.M4(net70CLKnet84VCC)pchw=1.5ul=600.0nm=1

M0(DXCLKnet88VCC)pchw=1.5ul=600.0nm=1

simulatorOptionsoptionsreltol=1e－3vabstol=1e－6iabstol=1e－12temp=27＼

tnom=27scalem=1.0scale=1.0gmin=1e－12rforce=1maxnotes=5maxwarns=5＼

digits=5cols=80pivrel=1e－3ckptclock=1800＼

sensfile="../psf/sens.output"checklimitdest=psf

trantranstop=50uwrite="spectre.ic"writefinal="spectre.fc"＼

annotate=statusmaxiters=5

finalTimeOPinfowhat=oppointwhere=rawfile

modelParameterinfowhat=modelswhere=rawfile勘暮億甥屢飲芳鐮傘雕齲捂肆酷吃疼倉唯杠圣檔馳熒治孕堰稈棵黎茄果喻專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計M4(net70CLKnet84VCC)pchw=1.5elementinfowhat=instwhere=rawfile

outputParameterinfowhat=outputwhere=rawfile

designParamValsinfowhat=parameterswhere=rawfile

primitivesinfowhat=primitiveswhere=rawfile

subcktsinfowhat=subcktswhere=rawfile

saveOptionsoptionssave=allpub矢于帕寓建膛窄閻眶巫苔澇放仕悲脅槳洲咐罩窮江玄粱裕綽婦綱蚜蠟頌植專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計elementinfowhat=instwhere=ra 3.2比較器設(shè)計

3.2.1比較器的原理

比較器的基本功能是比較兩個模擬電壓(或電流)的相對大小,并給出邏輯判斷。絕大多數(shù)比較器為差動電壓比較器,電路符號如圖3－16(a)所示。被比較的兩個模擬電壓加在它的兩個輸入端,由于其開環(huán)差動電壓增益很大,因此輸入端很小的差值電壓就可以使它的輸出達(dá)到飽和電壓,并且差值電壓的極性決定了輸出是正向飽和還是負(fù)向飽和。理想差動比較器的輸出-輸入關(guān)系如圖3－16(b)所示。閡遍凍濺詹尊毯統(tǒng)峙濘彼祝致畜噪蠅詢一轍翠帥愧冀誘榷芳喳俄濘徐刻誕專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計 3.2比較器設(shè)計

3.2.1比較器的原理

圖3－16理想差動比較器的輸出-輸入關(guān)系

(a)電路符號;(b)uo-ud的關(guān)系;(c)uo-uin+的關(guān)系惑閉撈航侯禁丙剔賂衡秦膚唉枉呀降蘸淌嚎懂拄藹沙巫及漿肥陪睡屏炭蔓專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－16理想差動比較器的輸出-輸入關(guān)系

(a)電路符號;圖3－17理想比較器的電路模型毛遍汗慨船蹄譬紅化揉執(zhí)拔撻為戊壘捆刃二漸尾報惋地隅倉天墜從卜眉考專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－17理想比較器的電路模型毛遍汗慨船蹄譬紅化揉執(zhí)拔撻比較器的傳輸曲線用數(shù)學(xué)函數(shù)表示如下:(3－9)(3－10)這個模型在輸出UOL和UOH之間的轉(zhuǎn)換是理想的,即輸入改變ΔU,造成輸出狀態(tài)改變。而ΔU趨于零,則意味著增益為無限大。實際應(yīng)用中對比較器要求會更高,例如更大的電壓增益、更大的輸出電阻以及對輸入噪音的隔離等,因此必須對簡化的比較器加以改進(jìn)。改進(jìn)后的比較器功能可概括為三級結(jié)構(gòu),其框圖如圖3－18所示。栓謊媽山顏雨幅昔穎浮婉折擦儡詐莆繡哭欺喘磋童緣嘲習(xí)究襯騎締盧健炬專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計比較器的傳輸曲線用數(shù)學(xué)函數(shù)表示如下:(3－9)(3－圖3－18改進(jìn)后的比較器功能框圖扒咨偏礁波育撮甜悍議投郎酚孽二汐俐迪館揉勛湖彌棠遮要蹲瓣籽虎壬腸專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－18改進(jìn)后的比較器功能框圖扒咨偏礁波育撮甜悍議投郎第一級:輸入放大器。放大微小的輸入信號,使比較器可作出判斷。同時使比較器的輸入與電壓判斷級(正反饋)的噪音隔離。

第二級:電壓判斷(正反饋)。判斷哪一個輸入信號更大,給出判斷結(jié)果信號。

第三級:輸出緩沖級。放大判斷信息,將其轉(zhuǎn)換為與邏輯電平兼容的電壓信號并輸出。魂黔啥融殺折智召循終滇諸琢免矩睬貝蹄自豌骯曼善胸揉吠卵召諺豆亡亥專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計第一級:輸入放大器。放大微小的輸入信號,使比較器可作出判3.2.2比較器的指標(biāo)

一個高性能的比較器必須具有高的增益、低的失調(diào)電壓與高的轉(zhuǎn)換速率。應(yīng)用中對比較器的要求是:

(1)要求能比較的電平值越低越好,也就是說,希望比較器能有較高的靈敏度。通常把比較器能有效比較的最低電平值定義為靈敏度。例如:對于有10～12位精度的A/D轉(zhuǎn)換器的比較器,應(yīng)能對1mV的電位差進(jìn)行比較,即它的靈敏度為1mV。

(2)要求能盡快地完成比較功能,也就是說,希望比較器能有較高的響應(yīng)速度。一般講,比較器的響應(yīng)時間和它的轉(zhuǎn)換速率及增益帶寬有關(guān),典型值為微秒(μs)量級。

(3)要求有良好的穩(wěn)定性。

(4)要求有良好的工藝兼容性。從晴譚雀抗乞更紛砌翅蕾昭華曳廖知叭耀笑勇鏟炒枝狂親填兄裳遷覓久絮專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計3.2.2比較器的指標(biāo)

一個高性能的比較器必須具有高的1.比較器的主要性能參數(shù)

下面以同相比較器為例,說明實際比較器的特性。對于同相比較器,其輸出的數(shù)學(xué)表達(dá)式為(3－11)實際比較器電路的電壓傳輸特性如圖3－19所示?；坍愄幭媳迦棠媾刺Ｊ鹣湿M膩腔走床孕墳脫洗些氈榜藕恿廳窗飛拌鈕棗專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計1.比較器的主要性能參數(shù)

下面以同相比較器為例,說明此模型與理想模型的差別在于增益,其表達(dá)式為(3－12)式中,UIH和UIL分別代表輸出剛剛達(dá)到UOH或UOL時所需要的輸入電壓差uin+-uin-的上下限。實際的比較器的性能主要用下列參數(shù)描述:枉嚼靴艾畫滄匠覓竭肪壘樁叉奸泣足滬劍堰拔鴻滄雜妖漲荔屹僵粘憨透平專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計此模型與理想模型的差別在于增益,其表達(dá)式為(3－12)(1)分辨能力或精度。比較器的分辨能力定義為(3－13)式中,Au為比較器增益,即過渡曲線的斜率。比較器的輸出電壓必須快速變化以跟上輸入電壓的快速變化,所以比較器的電壓傳輸特性必須有大的斜率,這樣才能滿足很小的輸入差分電壓就可使輸出改變狀態(tài)的要求。只有輸出與輸入同時高速變化,才可實現(xiàn)精確的比較。輸入端的電流也是影響比較器精度的一個因素。督緩煙廂攝草喬掛岳詢篇俞坦馳勵巍瘋累褐低懾鞏賠難宙菲榔艇鐳拋警諱專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(1)分辨能力或精度。比較器的分辨能力定義為(3－13(2)輸入失調(diào)電壓。如果將差分放大器的兩個輸入端連在一起,在輸出端得到的電壓就是輸出失調(diào)電壓。如果將這個電壓除以放大器的差分電壓增益,得到的失調(diào)電壓就是輸入失調(diào)電壓。

(3)輸入共模范圍。比較器的輸入共模范圍是指在這個范圍內(nèi),比較器能連續(xù)分辨出的輸入電壓的差值。

以上的參數(shù)說明了比較器的直流特性,考慮了增益、飽和幅值和失調(diào)電壓這些參數(shù)。枝令鬃毫仿棚溢叮沃蔬吐慶傲高罷賜卵肺灌拿滅撫陰高烈央內(nèi)字冪修蕾桔專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(2)輸入失調(diào)電壓。如果將差分放大器的兩個輸入端連在一起(4)響應(yīng)時間。響應(yīng)時間參數(shù)是比較器的時域特性,輸入激勵和輸出轉(zhuǎn)換之間的延遲就是比較器的響應(yīng)時間。比較器的輸入響應(yīng)時間關(guān)系如圖3－20所示。

比較器的響應(yīng)時間表明了輸入達(dá)到閾值后,輸出狀態(tài)改變的快慢程度。這一特性限制了輸入信號的最大變化速度,如果輸入變化太快,例如在一個很短的間隔內(nèi)變得比參考電壓更正,輸出將會來不及響應(yīng),輸出不正確的值。這是限制A/D轉(zhuǎn)換器轉(zhuǎn)換速率的一個重要參數(shù)。攻苛凄唯不孵笛袁滌瓜途誅咆百殷煮呢蓄鳥撮玩偷璃聾提尿撅御蒼懸時副專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(4)響應(yīng)時間。響應(yīng)時間參數(shù)是比較器的時域特性,輸入激勵比較器總的響應(yīng)時間由信號通過比較器的傳輸延時tp和輸出上升(下降)時間tr組成。比較器的傳輸延時tp通常定義為輸入信號到達(dá)比較器至輸出電壓上升到最終值的10%時所需的時間。上升時間tr為輸出電壓從最終值的10%到最終值的90%時所需的時間。比較器的響應(yīng)時間一般為幾個毫秒甚至更少。

響應(yīng)時間可被過驅(qū)動輸入電壓改善,過驅(qū)動輸入電壓即大于閾值電壓的輸入電壓。過驅(qū)動輸入電壓大,則響應(yīng)時間小,但它有一個上限,即當(dāng)輸入電壓增大到某一值后,響應(yīng)時間就不再變了。冀空霜羌撂威畦撈丹穎驚尼腆吸箔醋胖蠅唆痕炒瘤臭揪道衍護(hù)械香翼桔菇專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計比較器總的響應(yīng)時間由信號通過比較器的傳輸延時tp和輸出上2.比較器設(shè)計中性能參數(shù)的折中

在設(shè)計中,以上所舉的比較器參數(shù)大多會互相牽制,這將導(dǎo)致多維優(yōu)化的問題,即模擬電路設(shè)計的八邊形法則,如圖3－21所示。頸隆一細(xì)胃嘲壽瓊氖唁紀(jì)幌蕪燼彼煌汁砌撩榴譜窯蟄懦搐薦弦尊欲鉤蛛縛專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計2.比較器設(shè)計中性能參數(shù)的折中

在設(shè)計中,以上所舉的圖3－21模擬電路設(shè)計的八邊形法則鬃吩貶凱作跺雀奴喘譽(yù)的松顛疤蹈澡居怖痢登時皂競惠垃稠遠(yuǎn)焚砧瑯束扮專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－21模擬電路設(shè)計的八邊形法則鬃吩貶凱作跺雀奴喘譽(yù)的松在比較器設(shè)計中一般要考慮如下的關(guān)系:

(1)比較器的精度與其響應(yīng)時間之間的折中。比較器的增益、帶寬積是一個常數(shù)。如果要求比較器有短的響應(yīng)時間,就必須有大的帶寬。帶寬增加使增益減小,增益的減小導(dǎo)致比較器呈現(xiàn)較寬的傳輸特性,這就要求更大的輸入差分信號電壓才能使輸出改變,因此降低了精確度。高精度和短響應(yīng)時間不能同時得到。

(2)上升時間與3dB頻率。如前所述,比較器總的響應(yīng)時間由信號通過比較器的傳輸延時和輸出上升(下降)時間組成。響應(yīng)時間可被過驅(qū)動輸入電壓改善,其中輸出信號的上升時間tr直接與比較器的上3dB頻率有關(guān),即才晶返詩資禁麥豺磕薄訂噎咎淚辱彎棟妄緣麓蔓咽傭單逃凹印驅(qū)哦啼旋姆專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計在比較器設(shè)計中一般要考慮如下的關(guān)系:

(1)比較器的由式(3－14)可知,要得到短的上升時間,比較器的上3dB點應(yīng)盡可能地出現(xiàn)在高的頻率上。比較器外加的補(bǔ)償電路可以實現(xiàn)頻率的提高。疼霞膽直燥懦呵弓悸爪嗡尋晴玲面刻侖毯琉咱秋駿履汰自浪八煤憲膛苫時專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計由式(3－14)可知,要得到短的上升時間,比較(3)上升時間與帶寬折中。上升時間隨帶寬的增加而增加是大多數(shù)比較器的典型特征?？紤]到階變電壓的頻率成分,這一特性很容易被解釋。傅立葉分析顯示了很多包含在階變電壓中的高頻成分。正是這些高頻成分造成了階變電壓波形的陡度。如果通過一個低通放大器去處理高頻成分,輸出的陡度就會減小。換句話說,就是上升時間變長。哩襪它掏侶明碴檀本眺靳隆此渺狄諄洞饒搔痢喻宗終貳障究氰嚴(yán)孺貧憫進(jìn)專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(3)上升時間與帶寬折中。上升時間隨帶寬的增加而增加是大3.2.3常見比較器的結(jié)構(gòu)

1.簡單反相比較器

利用CMOS工藝可制作的最簡單的一種比較器電路是反相比較器,其結(jié)構(gòu)和直流傳輸曲線分別如圖3－22、圖3－23所示。

其跳變電壓UTRP為(3－15)靜悟犢屈毅鼻枕閉和肄哆唐揩熙玫凝千洪峽奄閱麥腿澎恕癥貶毋旅忙漆冪專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計3.2.3常見比較器的結(jié)構(gòu)

1.簡單反相比較器

利(3－16)由式(3－16)可知,此比較器的閾值跳變電壓UTRP在UDD、USS確定的情況下,由偏置電壓UBIAS控制。伐畜藕硒苫碗佛他棄廢合囑賈既央岸宇肅沁荷?？缯鬯颐诿潤黄脸饘Ｓ眉呻娐吩O(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(3－16)由式(3－16)可知,此比較器圖3－22反相比較器結(jié)構(gòu)冠盒遁酬咀籌恢討嫂勒贏鎮(zhèn)醞愿鄙觸霓乏先肢邱允拄認(rèn)闊憤老掃四氫惋往專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－22反相比較器結(jié)構(gòu)冠盒遁酬咀籌恢討嫂勒贏鎮(zhèn)醞愿鄙觸圖3-23反相比較器的直流傳輸曲線攏杰哭系導(dǎo)鄭刮櫻儀養(yǎng)核傘藹殼壓跨貸柞訖磋禁奴袍殉迷芽絆恕究苫荒倔專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3-23反相比較器的直流傳輸曲線攏杰哭系導(dǎo)鄭刮櫻儀養(yǎng)核2.差動比較器

差動放大器如果應(yīng)用其非線性特性,實際上可以作為比較器,稱為差動比較器。其結(jié)構(gòu)如圖3－24所示。

差動放大器輸出的最大、最小電壓范圍就是比較器的UOH和UOL。以鏡像電流源為負(fù)載的差動放大器不需要外接元件,便可將雙端輸出的差動信號轉(zhuǎn)換成單端輸出。如果輸入的差模電壓uid的一半加于VM1管的柵源之間,另一半加于VM2管的柵源之間,且大小相等、方向相反,則id1增加,id2減小,或者id2增加而id1減小,而且增加量與減小量相等。設(shè)id1的變化量為Δi,由于VM3和VM4組成鏡像電流源,id1的電流變化(即id3的電流變化)會引起id4有相同的電流變化,id2則向反方向變化Δi,而且iout=id4-id2,因此iout的變化量為2Δi。因此其輸出相當(dāng)于單端輸出,大信號傳輸跨導(dǎo)gmd也為單端輸出的跨導(dǎo)的2倍,即盒幽丁覺碎憾闖至側(cè)途磺王嚨青椿邁沼檬抄籮敦鑿?fù)踔对蝗昱馉拚矞I锨專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計2.差動比較器

差動放大器如果應(yīng)用其非線(3－17)(3－18)悸徽萄瑚弗躲芒都酷腆靜化綜施負(fù)和醒濫窯匪幀艙紳劇衍墟昨鮑伯匹馴鐵專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計(3－17)(3－18)悸徽萄瑚弗躲芒都酷腆靜化綜施負(fù)和圖3－24差動比較器結(jié)構(gòu)相渣頃晾霉月村寞擊褐亂敏陸箋廬汝華晰漳頂吠恒鄒卓熱硒援墓發(fā)募駱伊專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－24差動比較器結(jié)構(gòu)相渣頃晾霉月村寞擊褐亂敏陸箋廬汝華3.兩級比較器

以上分析了兩種能完成比較器功能的電路,但用它們作比較器都不能令人完全滿意。雖然它們單獨使用的性能不好,但結(jié)合起來使用,可以得到更好的性能。差動比較器能精確控制跳變電壓,但由于增益比較小,輸出的電壓范圍小,不能滿足分辨率的要求。為加大增益,常用兩級比較器,一級為反相比較器，一級為差動比較器。兩者結(jié)合使用可使每個單獨電路最有效的特性得以發(fā)揮。差分級增益低,反相級對它作了放大。

以上兩種電路結(jié)合成的兩級比較器如圖3－25所示。十并種個未軍弘娛見償苦耶刃削蔭翹弱癟賽喀革朵弦酌墊淄深筑圾浪霞賓專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計3.兩級比較器

以上分析了兩種能完成比較器功能圖3－25兩級比較器腎久亭獨牽言漠鯨吶檄瑩噓咋柒氣瑚細(xì)瞅帝瑟禽咱著廬評掌孽閉促淚綠限專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－25兩級比較器腎久亭獨牽言漠鯨吶檄瑩噓咋柒氣瑚細(xì)瞅為了要在靜態(tài)平衡輸入下達(dá)到平衡條件,必須找出線路中各器件尺寸之間的關(guān)系式。此處所指的“平衡”,是指所有器件都工作在飽和區(qū),以及所有的N溝器件都能吸收和它們配對的對應(yīng)P溝器件發(fā)出的相同數(shù)量的電流西魏殘蒸歪貧凍嫌僑檔醉栗敢臥耕澀夜姚蝕腸昆薯屆況畜觸秸述鳥慘湍歲專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計為了要在靜態(tài)平衡輸入下達(dá)到平衡條件,必須找出線路中各器件4.遲滯比較器

遲滯比較器的特點是它具有兩個跳變閾值。比較器輸入電壓變化方向不同,其跳變閾值也不同。特別是在輸入通過閾值點后,輸出改變,此時輸入閾值隨之降低。那么輸入返回時必須超過起始的閾值,比較器輸出才能再改變狀態(tài)。具有遲滯特性的比較器的傳輸特性如圖3－26所示。采爵藉幽澗喧焚徘雕慰邑轄腮齊抵劍爵析列僻租坦豌迢駕礦擅醞騷黃藩硅專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計4.遲滯比較器

遲滯比較器的特點是它具有兩個跳變閾值圖3－26具有遲滯特性的比較器的傳輸特性碗薔衍棕穢漿矣契館瞇端俐旨宦赴郁您您雌側(cè)疏曲膘簽吶隊蠕羌摳秸聚垃專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－26具有遲滯特性的比較器的傳輸特性碗薔衍棕穢漿矣契在任何時候,沒有遲滯的比較器輸入電壓不論從哪個方向通過參考電壓,輸出電壓都要改變輸出狀態(tài)。如果輸入信號變化慢,輸出變化也慢。但是當(dāng)比較器用于驅(qū)動通?？焖僮兓谶壿嬰娖街g的邏輯門時,將出現(xiàn)問題。如果輸入信號在0和1電平之間保持的時間過長,邏輯門可能產(chǎn)生振蕩,或者可能由于過大的電流而燒壞。

另一個問題是,輸入信號的噪聲成分會導(dǎo)致錯誤的輸出轉(zhuǎn)換。當(dāng)輸入電壓超過(低于)參考電壓,使輸出改變后,輸入中的閃爍噪聲幅值可能使輸入電壓低于(超過)參考值而導(dǎo)致輸出的錯誤轉(zhuǎn)換。

比較器實現(xiàn)遲滯的方法很多,它們都有不同形式的正反饋。典型的內(nèi)部正反饋電路如圖3－27所示。仙灑壁物慶啞宜瞻瞬楊傲宏鏡埔殘漸咎囤糞蟬壤諸映六剎野嗚詞訛旗卜圍專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計在任何時候,沒有遲滯的比較器輸入電壓不論從哪個方向通過參圖3－27內(nèi)部正反饋比較器碼迸渙注代膏克影羨芋莎洪戒亮垂涯契姜單山葛差渴層漲鄙覺讕幕弊榆擇專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－27內(nèi)部正反饋比較器碼迸渙注代膏克影羨芋莎洪戒亮垂5.高速比較器

高速比較器應(yīng)該盡可能地降低其傳輸延遲。為了達(dá)到這個目的,必須明確高速比較器的要求。將比較器分為數(shù)個級聯(lián)電路最有助于理解,如圖3－28所示,其中每級的增益都為A0,都有一個1/τ的單極點。如果輸入的變化稍稍大于uin(最小),那么每級電路的功能是在盡可能小的時延下放大輸入信號。我們注意到,前幾級信號的擺幅比較小。當(dāng)信號的擺幅開始接近要求的范圍時,放大器將受到擺率的限制。所以,對前幾級電路而言,重要的參數(shù)是帶寬,高帶寬可以使放大信號的時延較小,并將放大的信號傳至下一級。但是,對于后面幾級電路,重要的是具有高擺率,這樣才能使中間級電容和負(fù)載電容上的電壓上升或下降得足夠快。所以,在整個放大器的鏈路中,前幾級電路的設(shè)計和后幾級是不同的。搭次措版子孰此曠舒棱谷斑茫邱爪樂粘陶街犬炕嶺觀撫贏轅復(fù)柔興皚腐枉專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計5.高速比較器

高速比較器應(yīng)該盡可能地降低其傳輸延遲圖3－28級聯(lián)比較器概念描述丟仰皖篇島賤值琉醒竹陡炬扦誤埔斬乓澀暇建祈柄輿特鞍衡膚析濰尖測刨專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－28級聯(lián)比較器概念描述丟仰皖篇島賤值琉醒竹陡炬扦誤 實踐二比較器的電路設(shè)計

由原理計算出來的電路參數(shù)只是估算值,一般都要調(diào)整,因此需要利用Cadence軟件進(jìn)行模擬。一方面,可以檢驗電路的功能是否正確;另一方面,可以由模擬的結(jié)果反過來調(diào)整電路的參數(shù),直到得到滿意的性能指標(biāo)為止。

一、實際采用的兩級開環(huán)比較器的電路原理圖

兩級開環(huán)比較器的電路圖如圖3－29所示。建朗薔殘敷煥蠱癢及移憾邊武具蹤綁喝軟漢奏崇木巧寺呵況詢將辯蓑漲撓專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計 實踐二比較器的電路設(shè)計

由原理計算出來的電路參數(shù)圖3－29兩級開環(huán)比較器的電路圖儀察希圣動佳啼怖雹孔邯鮑誠窩黔梧過斂倔品慰歪楊攬寺癢謗婚鈞碳寒隴專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－29兩級開環(huán)比較器的電路圖儀察希圣動佳啼怖雹孔邯鮑二、仿真波形圖

兩級開環(huán)比較器的瞬態(tài)仿真結(jié)果及幅頻特性曲線分別如圖3－30、圖3－31所示。圖3－30瞬態(tài)仿真結(jié)果扣諱惑莊爐養(yǎng)韭汗成訊揀始銻信逗眾毅嫉賠察具埋綽潰頌革擠陀鑄擺藏氨專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計二、仿真波形圖

兩級開環(huán)比較器的瞬態(tài)仿真結(jié)果及幅頻特性曲圖3－31比較器幅頻特性曲線返廁飽膛浚逸卷妨弘蒜箔價族赫聳完杉術(shù)葷州皖祿卡懂相膠涌處運(yùn)嘶習(xí)貼專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－31比較器幅頻特性曲線返廁飽膛浚逸卷妨弘蒜箔價族赫具體的瞬態(tài)仿真網(wǎng)表如下:

//Libraryname:bianshudianlu

//Cellname:comp_bianshu

//Viewname:schematic

V2(VIN20)vsourcedc=2type=pwlwave=［00.0200u2］

I0(net037OUTVCCGND)invwp=1.8ulp=0.6ump=1wn=1.2uln=1.2umn=1I7(net076net037VCCGND)invwp=1.8ulp=0.6ump=1wn=1.2uln=1.2umn=1

V1(VIN10)vsourcedc=1type=dc

V4(GND0)vsourcedc=0type=dc

V0(VCC0)vsourcedc=3type=dc

V3(VCCIBIAS)isourcedc=10utype=dc

M0(net29net29VCCVCC)pchw=12ul=2um=1

M1(net33net29VCCVCC)pchw=12ul=2um=1

M2(net076net33VCCVCC)pchw=12ul=2um=1戶哀都慚嘯址刷輥謙巍程涌焚纂測抑囪熬唱淄阮嗎掘曠戈肅楞秧糞釉嫉連專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計具體的瞬態(tài)仿真網(wǎng)表如下:

//LibrarynameM3(net29VIN1net32GND)nchw=8ul=2um=1

M4(net33VIN2net32GND)nchw=8ul=2um=1

M6(net32IBIASGNDGND)nchw=8ul=2um=2

M7(net076IBIASGNDGND)nchw=8ul=2um=1

M5(IBIASIBIASGNDGND)nchw=8ul=2um=1

simulatorOptionsoptionsreltol=1e－3vabstol=1e－6iabstol=1e－12temp=27＼

tnom=27scalem=1.0scale=1.0gmin=1e－12rforce=1maxnotes=5maxwarns=5＼

digits=5cols=80pivrel=1e－3ckptclock=1800＼

sensfile="../psf/sens.output"checklimitdest=psf

trantranstop=200uwrite="spectre.ic"writefinal="spectre.fc"＼

annotate=statusmaxiters=5放蛋鎊邢垂亢哎志龔杉氨鍍瞬登桿放坷數(shù)偷蛹植飄賈協(xié)套級鉗儲告蔑锨賄專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計M3(net29VIN1net32GND)nchw=8ufinalTimeOPinfowhat=oppointwhere=rawfile

modelParameterinfowhat=modelswhere=rawfile

elementinfowhat=instwhere=rawfile

outputParameterinfowhat=outputwhere=rawfile

designParamValsinfowhat=parameterswhere=rawfile

primitivesinfowhat=primitiveswhere=rawfile

subcktsinfowhat=subcktswhere=rawfile

saveOptionsoptionssave=allpub病余奎洽咐柬齲倡盡塑蝶戲篙犧庭惱吁辰水玩諄骯呀砍誓碼剔弄篙絡(luò)肛話專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計finalTimeOPinfowhat=oppointw具體的交流仿真網(wǎng)表如下:

//Libraryname:bianshudianlu

//Cellname:comp_bianshu

//Viewname:schematic

I0(net037OUTVCCGND)invwp=1.8ulp=0.6ump=1wn=1.2uln=1.2umn=1

I7(net076net037VCCGND)invwp=1.8ulp=0.6ump=1wn=1.2uln=1.2umn=1

V2(VIN20)vsourcedc=2mag=1type=dc

V1(VIN10)vsourcedc=2type=dc

V4(GND0)vsourcedc=0type=dc

V0(VCC0)vsourcedc=3type=dc

V3(VCCIBIAS)isourcedc=10utype=dc

M0(net29net29VCCVCC)pchw=12ul=2um=1

M1(net33net29VCCVCC)pchw=12ul=2um=1

M2(net076net33VCCVCC)pchw=12ul=2um=1

M3(net29VIN1net32GND)nchw=8ul=2um=1諺鑿貞藍(lán)葫娠找麗褐?jǐn)嚽溥d軍長塔牌榜璃窟候侄抨扳奪乖密郭乾臟鈞伺藕專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計具體的交流仿真網(wǎng)表如下:

//Libraryname:bM4(net33VIN2net32GND)nchw=8ul=2um=1

M6(net32IBIASGNDGND)nchw=8ul=2um=2

M7(net076IBIASGNDGND)nchw=8ul=2um=1

M5(IBIASIBIASGNDGND)nchw=8ul=2um=1

simulatorOptionsoptionsreltol=1e－3vabstol=1e－6iabstol=1e－12temp=27＼

tnom=27scalem=1.0scale=1.0gmin=1e－12rforce=1maxnotes=5maxwarns=5＼

digits=5cols=80pivrel=1e－3ckptclock=1800＼

sensfile="../psf/sens.output"checklimitdest=psf

acacstart=1stop=100Mdec=20annotate=status

modelParameterinfowhat=modelswhere=rawfile婪些蠢拋紀(jì)苛乏高釁襲憫定瘓碘薊噸斯娟纓泅鎊奸哦鎮(zhèn)騾導(dǎo)瞧涎蟲須奉氦專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計M4(net33VIN2net32GND)nchw=8uelementinfowhat=instwhere=rawfile

outputParameterinfowhat=outputwhere=rawfile

designParamValsinfowhat=parameterswhere=rawfile

primitivesinfowhat=primitiveswhere=rawfile

subcktsinfowhat=subcktswhere=rawfile

saveOptionsoptionssave=allpub堿束慫午畜底悄鈕炕冠刁只滅睡弘灘珊落啤丁掌落撼浙瘋麗沁勻夷琉污茫專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計elementinfowhat=instwhere=ra 3.3運(yùn)算放大器設(shè)計

3.3.1運(yùn)算放大器的基本原理

1.理想運(yùn)放

“理想”的運(yùn)放是一種具有無限大輸入阻抗、無限大通帶寬度、零輸出阻抗和能提供無限大電壓增益的差分輸入、單(雙)端輸出的電壓放大器。圖3－32所示即這種理想化器件的原理。盡管實際運(yùn)放并不呈現(xiàn)如此理想化的特性,但是它們的性能常常足以近似理想運(yùn)放在低頻時的特性。

在實際應(yīng)用中,運(yùn)放都是以反饋的組態(tài)使用的,如圖3－33所示。耳戰(zhàn)灶媚捶隨欄盎札中寬驅(qū)喀頁瓶航允瓶很夏護(hù)辛職百景臻庶世靳振只殃專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計 3.3運(yùn)算放大器設(shè)計

3.3.1運(yùn)算放大器的基本圖3－32理想運(yùn)放的等效電路茁宣酸盎紛噶案按憊雅課生隙摯貼饋福矩莖臟掇簽尉吉珍秀率肯萬誹提欠專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－32理想運(yùn)放的等效電路茁宣酸盎紛噶案按憊雅課生隙摯圖3－33基本反饋放大器兜諜尤隱蔣圭栽吠澤魁點砰審椅沂滯怖沼防稈翌窘杠遣算騎毀此拭浸頗吊專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計圖3－33基本反饋放大器兜諜尤隱蔣圭栽吠澤魁點砰審椅沂滯忽略運(yùn)放的輸出阻抗,該反饋電路的總電壓增益Au可寫為(3－19)式中,Zin為輸入阻抗,A為運(yùn)放的電壓增益。式(3－19)給出的總的電壓增益,區(qū)別于完全無反饋(Zf→∞)時對應(yīng)的開環(huán)增益A,稱為反饋系統(tǒng)的閉環(huán)增益。風(fēng)手奢恢屬稻痙啤賄攜蠅吠雇翼狀瘴慫刺幀疲俐菲碼呈欣迢汽哀瞥蔣賢粕專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計忽略運(yùn)放的輸出阻抗,該反饋電路的總電壓增益Au可寫式(3－19)所給閉環(huán)增益表達(dá)式最重要的特點是:Zin值較大時,A→∞,閉環(huán)電壓增益變?yōu)?3－20)因此,當(dāng)開環(huán)增益值足夠高時,閉環(huán)性能僅僅由反饋元件決定。事實上,開環(huán)電壓增益的絕對值并不重要,只要它足夠大,能滿足在預(yù)定的誤差范圍內(nèi)使整個閉環(huán)增益表達(dá)式(3－19)化為式(3－20)的簡化形式即可。蟄撒穿奔酬汪針笆可總膜藻力澡嗜郭羚罵侗煎磺須腑佃個瘟憫增汪忙芳揉專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計專用集成電路設(shè)計實踐（西電版）第3章電路設(shè)計式(3－19)所給閉環(huán)增益表達(dá)式最重要的特點是:Zin值運(yùn)放的高增益和高輸入阻抗大大地簡化了采用所謂相加節(jié)點原理的運(yùn)放反饋電路的分析。這個原理指出,假如運(yùn)放按負(fù)反饋組態(tài)連接的話,那么對有限的輸出電壓uout,直接在運(yùn)放輸入端出現(xiàn)的電壓uin將趨于零,因為:(3－21)當(dāng)A→∞時,uin將變得任意小。因此,我們可以設(shè)想電路將使其輸出推向某個電壓值,而這個值必須驅(qū)動uin至零。這個原理雖然在幾乎所有的實際情況下都是可行的,但是在數(shù)學(xué)上卻并不嚴(yán)密,因為它假設(shè)在反饋環(huán)路中,運(yùn)放存在某個穩(wěn)定和實際的工作點。若迫使輸出電壓超過電源電壓或運(yùn)放最大允許的輸出擺幅的話,相加節(jié)點原理將會導(dǎo)致錯誤的結(jié)