第2章-PLD硬件特性與應(yīng)用概要課件

第2章PLD硬件特性及應(yīng)用

第2章PLD硬件特性及應(yīng)用12.1可編程邏輯器件概述任何組合邏輯都可化成“與-或”表達(dá)式；任何時(shí)序電路都可由組合電路加上存儲(chǔ)元件組成；由此人們提出了一種可編程邏輯電路結(jié)構(gòu)，即乘積項(xiàng)可編程結(jié)構(gòu)基本PLD的原理圖2.1可編程邏輯器件概述任何組合邏輯都可化成“與-或”表達(dá)22.1可編程邏輯器件概述2.1.2可編程邏輯器件分類1按集成度分PLD按集成度分類2.1可編程邏輯器件概述2.1.2可編程邏輯器件分類PL32.1.2可編程邏輯器件分類2按結(jié)構(gòu)分1）PLD與或陣列結(jié)構(gòu)2）FPGA（FieldProgrammableGateArray）門陣列2.1.2可編程邏輯器件分類2按結(jié)構(gòu)分42.1.2可編程邏輯器件分類3按工藝分1）熔絲或反熔絲編程器件，PROM器件2）UEPROM編程器件，紫外線擦除/電氣編程器件3）EEPROM編程器件，電擦寫編程器件4）SRAM器件2.1.2可編程邏輯器件分類3按工藝分52.2簡(jiǎn)單PLD原理2.2.1電路符號(hào)表示2.2簡(jiǎn)單PLD原理2.2.1電路符號(hào)表示62.2.1電路符號(hào)表示圖2-2PLD的互補(bǔ)緩沖器圖2-3PLD的互補(bǔ)輸入圖2-4PLD中與陣列表示圖2-5PLD中或陣列的表示圖2-6陣列線連接表示

2.2.1電路符號(hào)表示圖2-2PLD的互補(bǔ)緩沖器圖272.2.2PROM原理2.2.2PROM原理82.2.2PROM原理2.2.2PROM原理92.2.3PLA原理PLA：與陣列可編程；或陣列可編程2.2.3PLA原理PLA：與陣列可編程；或陣列可編程102.2.4PAL原理PAL：與陣列可編程；或陣列固定2.2.4PAL原理PAL：與陣列可編程；或陣列固定112.2.5GAL原理邏輯宏單元輸入/輸出口輸入口時(shí)鐘信號(hào)輸入三態(tài)控制可編程與陣列固定或陣列GAL16V82.2.5GAL原理邏輯宏單元輸入/輸出口輸入口時(shí)鐘信三態(tài)122.3CPLD/FPGA工作原理輸入/輸出口邏輯塊連線資源邏輯塊—由基本邏輯單元組成，構(gòu)成了PLD器件的邏輯組成核心連線資源—連接內(nèi)部所有單元，不同的邏輯塊通過可編程的PIA布線來構(gòu)成所需的邏輯功能CPLD/FPGA的組成結(jié)構(gòu)2.3CPLD/FPGA工作原理輸入/輸出口邏輯塊連線資源132.3.1CPLD工作原理CPLD：ComplexProgrammableLogicDevice內(nèi)部互連結(jié)構(gòu)由固定長度的連線資源組成，布線的延遲確定，屬確定型結(jié)構(gòu)。邏輯單元主要由“與或陣列”構(gòu)成。以MAX3000A為例每16個(gè)宏單元組成一個(gè)邏輯陣列塊2.3.1CPLD工作原理CPLD：ComplexPro142.3.1CPLD工作原理可編程與陣列固定或陣列可編程寄存器2.3.1CPLD工作原理可編程與陣列可編程寄存器152.3.2FPGA工作原理FPGA：FieldProgrammableGateArray內(nèi)部互連結(jié)構(gòu)由多種長度不同的連線資源組成，每次布線的延遲可不同，屬統(tǒng)計(jì)型結(jié)構(gòu)。邏輯單元主體為由靜態(tài)存儲(chǔ)器（SRAM）構(gòu)成的函數(shù)發(fā)生器，即查找表。通過查找表可實(shí)現(xiàn)邏輯函數(shù)功能。2.3.2FPGA工作原理FPGA：FieldProgr162.3.2FPGA工作原理LUT：LUT本質(zhì)上就是一個(gè)RAM。當(dāng)用戶通過原理圖或HDL語言描述了一個(gè)邏輯電路以后，F(xiàn)PGA開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果，并把結(jié)果事先寫入RAM，這樣每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算，就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可2.3.2FPGA工作原理LUT：LUT本質(zhì)上就是一個(gè)RA172.3.2FPGA工作原理FPGA查表單元FPGA查找表單元內(nèi)部結(jié)構(gòu)2.3.2FPGA工作原理FPGA查表單元FPGA182.3.2FPGA工作原理FPGA內(nèi)基本LE查表單元LUT可編程D觸發(fā)器2.3.2FPGA工作原理FPGA內(nèi)基本LE查表單元LU192.3.3FPGA/CPLDFPGA:觸發(fā)器資源豐富—適用時(shí)序邏輯CPLD:乘積項(xiàng)豐富而觸發(fā)器少—適用組合邏輯CPLD:延時(shí)固定CPLD:掉電后重新上電還能保持編程信息FPGA:延時(shí)時(shí)間不可預(yù)測(cè)（容易產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)或誤碼等）FPGA:掉電后重新上電不能保持編程信息，需使用配置芯片2.3.3FPGA/CPLDFPGA:觸發(fā)器資源豐富—適用202.4產(chǎn)品介紹三家主流公司產(chǎn)品：Altera、Xilinx：數(shù)千門~數(shù)百萬門Lattice：數(shù)萬門以下2.4產(chǎn)品介紹三家主流公司產(chǎn)品：212.4產(chǎn)品介紹Lattice公司的CPLD器件系列1.ispLSI系列器件2.MACHXO系列3.MACH4000系列4.LatticeSCFPGA系列5.LatticeECP3FPGA系列

2.4產(chǎn)品介紹Lattice公司的CPLD器件系列1.i222.4產(chǎn)品介紹Xilinx公司的FPGA和CPLD器件系列1.Virtex-6系列FPGA2.Spartan-6器件系列3.XC9500/XC9500XL系列CPLD4.XilinxSpartan-3A系列器件5.Xilinx的IP核2.4產(chǎn)品介紹Xilinx公司的FPGA和CPLD器件系列232.4產(chǎn)品介紹Altera公司的FPGA和CPLD器件系列1.Stratix4/6系列FPGA2.Cyclone4系列FPGA3.Cyclone系列FPGA（低成本FPGA）4.CycloneII系列FPGA5.CycloneIII系列FPGA6.MAX系列CPLD7.MAXII系列器件8.Altera宏功能塊及IP核

2.4產(chǎn)品介紹Altera公司的FPGA和CPLD器件系列242.4產(chǎn)品介紹Actel公司的FPGA器件低功耗Flash型FPGA：IGLOO系列、ProASIC3系列?；旌闲盘?hào)FPGA：Fusion系列耐輻射器件：RTAX-S系列、RTSX-SU系列反熔絲器件：Axcelerator、SX-A、eX、MX系列2.4產(chǎn)品介紹Actel公司的FPGA器件252.4產(chǎn)品介紹ALTERAFPGA常用配置芯片2.4產(chǎn)品介紹ALTERAFPGA常用配置芯片262.5編程與配置大規(guī)模可編程邏輯器件的編程工藝有三種（1）基于電可擦除存儲(chǔ)單元的EEPROM或Flash技術(shù)。（2）基于SRAM查找表的編程單元。（3）基于反熔絲編程單元。2.5編程與配置大規(guī)?？删幊踢壿嬈骷木幊坦に囉腥N272.5編程與配置主要配置方式有三種1）JTAG方式2）主動(dòng)配置方式AS3）被動(dòng)配置方式PS2.5編程與配置主要配置方式有三種282.5編程與配置1）JTAG配置方式是由JTAG命令來配置CPLD/FPGA器件的方式。JTAG接口是IEEE1149.1邊界掃描測(cè)試的標(biāo)準(zhǔn)接口，主要用于芯片測(cè)試等功能2.5編程與配置1）JTAG配置方式292.5編程與配置JTAG方式是由JTAG命令來配置CPLD/FPGA器件的方式。主要用于芯片測(cè)試等功能

2.5編程與配置JTAG方式是由JTAG命令來配置CPLD302.5編程與配置2.5編程與配置312.5編程與配置2）主動(dòng)配置方式（AS）由器件引導(dǎo)配置操作過程，它控制著外部存儲(chǔ)器和初始化過程由FPGA控制配置過程2.5編程與配置2）主動(dòng)配置方式（AS）322.5編程與配置3）被動(dòng)配置方式（PS）由系統(tǒng)中的其它設(shè)備發(fā)起并控制配置過程。這些設(shè)備可以是Altera的配置芯片，或者是單板上的智能設(shè)備FPGA器件在配置過程中完全是被動(dòng)的，它僅輸出一些狀態(tài)信號(hào)來配合配置過程。2.5編程與配置3）被動(dòng)配置方式（PS）332.5編程與配置2.5編程與配置342.5編程與配置ALTERA的ByteBlaster（MV）下載接口此接口既可作編程下載口，也可作JTAG接口2.5編程與配置ALTERA的ByteBlaster（352.5編程與配置接口各引腳信號(hào)名稱2.5編程與配置接口各引腳信號(hào)名稱36主系統(tǒng)通用10針標(biāo)準(zhǔn)配置/下載接口目標(biāo)板10針標(biāo)準(zhǔn)配置接口PIN1OTP配置器件插座主系統(tǒng)通用目標(biāo)板10針標(biāo)準(zhǔn)PIN1OTP配置器件插座372.5編程與配置配置芯片當(dāng)FPGA器件正常工作時(shí)，其配置數(shù)據(jù)存儲(chǔ)在SRAM中，而SRAM有易失性，故每次加電配置數(shù)據(jù)都必須重新載入。Altera為設(shè)計(jì)者提供了一系列的配置器件來存儲(chǔ)配置數(shù)據(jù)。2.5編程與配置配置芯片382.5編程與配置FPGA專用配置器件2.5編程與配置FPGA專用配置器件39第2章PLD硬件特性及應(yīng)用

第2章PLD硬件特性及應(yīng)用402.1可編程邏輯器件概述任何組合邏輯都可化成“與-或”表達(dá)式；任何時(shí)序電路都可由組合電路加上存儲(chǔ)元件組成；由此人們提出了一種可編程邏輯電路結(jié)構(gòu)，即乘積項(xiàng)可編程結(jié)構(gòu)基本PLD的原理圖2.1可編程邏輯器件概述任何組合邏輯都可化成“與-或”表達(dá)412.1可編程邏輯器件概述2.1.2可編程邏輯器件分類1按集成度分PLD按集成度分類2.1可編程邏輯器件概述2.1.2可編程邏輯器件分類PL422.1.2可編程邏輯器件分類2按結(jié)構(gòu)分1）PLD與或陣列結(jié)構(gòu)2）FPGA（FieldProgrammableGateArray）門陣列2.1.2可編程邏輯器件分類2按結(jié)構(gòu)分432.1.2可編程邏輯器件分類3按工藝分1）熔絲或反熔絲編程器件，PROM器件2）UEPROM編程器件，紫外線擦除/電氣編程器件3）EEPROM編程器件，電擦寫編程器件4）SRAM器件2.1.2可編程邏輯器件分類3按工藝分442.2簡(jiǎn)單PLD原理2.2.1電路符號(hào)表示2.2簡(jiǎn)單PLD原理2.2.1電路符號(hào)表示452.2.1電路符號(hào)表示圖2-2PLD的互補(bǔ)緩沖器圖2-3PLD的互補(bǔ)輸入圖2-4PLD中與陣列表示圖2-5PLD中或陣列的表示圖2-6陣列線連接表示

2.2.1電路符號(hào)表示圖2-2PLD的互補(bǔ)緩沖器圖2462.2.2PROM原理2.2.2PROM原理472.2.2PROM原理2.2.2PROM原理482.2.3PLA原理PLA：與陣列可編程；或陣列可編程2.2.3PLA原理PLA：與陣列可編程；或陣列可編程492.2.4PAL原理PAL：與陣列可編程；或陣列固定2.2.4PAL原理PAL：與陣列可編程；或陣列固定502.2.5GAL原理邏輯宏單元輸入/輸出口輸入口時(shí)鐘信號(hào)輸入三態(tài)控制可編程與陣列固定或陣列GAL16V82.2.5GAL原理邏輯宏單元輸入/輸出口輸入口時(shí)鐘信三態(tài)512.3CPLD/FPGA工作原理輸入/輸出口邏輯塊連線資源邏輯塊—由基本邏輯單元組成，構(gòu)成了PLD器件的邏輯組成核心連線資源—連接內(nèi)部所有單元，不同的邏輯塊通過可編程的PIA布線來構(gòu)成所需的邏輯功能CPLD/FPGA的組成結(jié)構(gòu)2.3CPLD/FPGA工作原理輸入/輸出口邏輯塊連線資源522.3.1CPLD工作原理CPLD：ComplexProgrammableLogicDevice內(nèi)部互連結(jié)構(gòu)由固定長度的連線資源組成，布線的延遲確定，屬確定型結(jié)構(gòu)。邏輯單元主要由“與或陣列”構(gòu)成。以MAX3000A為例每16個(gè)宏單元組成一個(gè)邏輯陣列塊2.3.1CPLD工作原理CPLD：ComplexPro532.3.1CPLD工作原理可編程與陣列固定或陣列可編程寄存器2.3.1CPLD工作原理可編程與陣列可編程寄存器542.3.2FPGA工作原理FPGA：FieldProgrammableGateArray內(nèi)部互連結(jié)構(gòu)由多種長度不同的連線資源組成，每次布線的延遲可不同，屬統(tǒng)計(jì)型結(jié)構(gòu)。邏輯單元主體為由靜態(tài)存儲(chǔ)器（SRAM）構(gòu)成的函數(shù)發(fā)生器，即查找表。通過查找表可實(shí)現(xiàn)邏輯函數(shù)功能。2.3.2FPGA工作原理FPGA：FieldProgr552.3.2FPGA工作原理LUT：LUT本質(zhì)上就是一個(gè)RAM。當(dāng)用戶通過原理圖或HDL語言描述了一個(gè)邏輯電路以后，F(xiàn)PGA開發(fā)軟件會(huì)自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果，并把結(jié)果事先寫入RAM，這樣每輸入一個(gè)信號(hào)進(jìn)行邏輯運(yùn)算，就等于輸入一個(gè)地址進(jìn)行查表，找出地址對(duì)應(yīng)的內(nèi)容，然后輸出即可2.3.2FPGA工作原理LUT：LUT本質(zhì)上就是一個(gè)RA562.3.2FPGA工作原理FPGA查表單元FPGA查找表單元內(nèi)部結(jié)構(gòu)2.3.2FPGA工作原理FPGA查表單元FPGA572.3.2FPGA工作原理FPGA內(nèi)基本LE查表單元LUT可編程D觸發(fā)器2.3.2FPGA工作原理FPGA內(nèi)基本LE查表單元LU582.3.3FPGA/CPLDFPGA:觸發(fā)器資源豐富—適用時(shí)序邏輯CPLD:乘積項(xiàng)豐富而觸發(fā)器少—適用組合邏輯CPLD:延時(shí)固定CPLD:掉電后重新上電還能保持編程信息FPGA:延時(shí)時(shí)間不可預(yù)測(cè)（容易產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)或誤碼等）FPGA:掉電后重新上電不能保持編程信息，需使用配置芯片2.3.3FPGA/CPLDFPGA:觸發(fā)器資源豐富—適用592.4產(chǎn)品介紹三家主流公司產(chǎn)品：Altera、Xilinx：數(shù)千門~數(shù)百萬門Lattice：數(shù)萬門以下2.4產(chǎn)品介紹三家主流公司產(chǎn)品：602.4產(chǎn)品介紹Lattice公司的CPLD器件系列1.ispLSI系列器件2.MACHXO系列3.MACH4000系列4.LatticeSCFPGA系列5.LatticeECP3FPGA系列

2.4產(chǎn)品介紹Lattice公司的CPLD器件系列1.i612.4產(chǎn)品介紹Xilinx公司的FPGA和CPLD器件系列1.Virtex-6系列FPGA2.Spartan-6器件系列3.XC9500/XC9500XL系列CPLD4.XilinxSpartan-3A系列器件5.Xilinx的IP核2.4產(chǎn)品介紹Xilinx公司的FPGA和CPLD器件系列622.4產(chǎn)品介紹Altera公司的FPGA和CPLD器件系列1.Stratix4/6系列FPGA2.Cyclone4系列FPGA3.Cyclone系列FPGA（低成本FPGA）4.CycloneII系列FPGA5.CycloneIII系列FPGA6.MAX系列CPLD7.MAXII系列器件8.Altera宏功能塊及IP核

2.4產(chǎn)品介紹Altera公司的FPGA和CPLD器件系列632.4產(chǎn)品介紹Actel公司的FPGA器件低功耗Flash型FPGA：IGLOO系列、ProASIC3系列?；旌闲盘?hào)FPGA：Fusion系列耐輻射器件：RTAX-S系列、RTSX-SU系列反熔絲器件：Axcelerator、SX-A、eX、MX系列2.4產(chǎn)品介紹Actel公司的FPGA器件642.4產(chǎn)品介紹ALTERAFPGA常用配置芯片2.4產(chǎn)品介紹ALTERAFPGA常用配置芯片652.5編程與配置大規(guī)?？删幊踢壿嬈骷木幊坦に囉腥N（1）基于電可擦除存儲(chǔ)單元的EEPROM或Flash技術(shù)。（2）基于SRAM查找表的編程單元。（3）基于反熔絲編程單元。2.5編程與配置大規(guī)?？删幊踢壿嬈骷木幊坦に囉腥N662.5編程與配置主要配置方式有三種1）JTAG方式2）主動(dòng)配置方式AS3）被動(dòng)配置方式PS2.5編程與配置主要配置方式有三種672.5編程與配置1）JTAG配置方式是由JTAG命令來配置CPLD/FPGA器件的方式。JTAG接口是IEEE1149.1邊