2019年計(jì)算機(jī)三級(jí)嵌入式系統(tǒng)開發(fā)技術(shù)填空真題及答案

2019及答

年計(jì)算機(jī)三級(jí)嵌入式系統(tǒng)開發(fā)技術(shù)填空真題二、填空題1:SoC芯片中的CPU色絕大部分是以IP核的方式集成在芯片中的，很少再自行設(shè)計(jì)開發(fā)。當(dāng)前32位嵌入式處理器主要采用的是由 【1】 國(guó)一家專門從事RISC處理器內(nèi)核設(shè)計(jì)公司設(shè)計(jì)的 【2】 內(nèi)核。2：我國(guó)大陸地區(qū)當(dāng)前廣泛使用的漢字編碼國(guó)家標(biāo)準(zhǔn)有

【3】 和GB1803（兩種，常用漢字采用—【4】 ■個(gè)字節(jié)表示。3：在中負(fù)責(zé)選擇合適的路由，使發(fā)送的數(shù)據(jù)分組（packet）能夠準(zhǔn)確無誤地按照地址找到目的計(jì)算機(jī)所使用的是 【5】 議簇中的 【6】 協(xié)議。4：ARM處理器有7種異常，按向量地址從小到大排列的順序是： 【7】 、未定義指令UND軟件中斷SW、指令預(yù)取中止PABT數(shù)據(jù)訪問中止DABT、 【8】 以及快速中斷FIQ。5:在ARM處理器中，RH R15是通用寄存器，其中作為堆棧指針SP用的寄存器是—【9】_，作為程序鏈接寄存器LR使用的是—【1（】。6:已知ARM處理器的R1=0x12345678,R2=0xFF00FF00,則執(zhí)行指令ORRR0,R1,R2后，寄存器R0=【11】 ,R1=—【12】 。7ARM處理器進(jìn)位標(biāo)志C1,R11000,R2ADDCR0R1,R2之后，R0=_【13】 ,R仁 【14】 。&ARM處理器用一條指令完成有條件的無符號(hào)數(shù)加法運(yùn)算，并更新CPSF中的狀態(tài)，條件是如果相等，要求指令執(zhí)行R1+R2,結(jié)果送R3中，則這條指令為 【15】 ；如果條件是大于，要求指令執(zhí)行R1—R2R3中，則該指令為—【16_。9:為了連接ARM內(nèi)核與處理器芯片中的其他各種組件，ARM公司定義了線規(guī)范，該規(guī)范用4個(gè)大寫英文字母表示為 【17】，即先進(jìn)的微控制器 【18】體系結(jié)構(gòu)。10：ARM處理器芯片內(nèi)部的 【19】_組件包括ADC和DAQ有的還帶有比較器等。這對(duì)于既需要處理 【20】 信號(hào)又需要處理擬信號(hào)的混合系統(tǒng)的設(shè)計(jì)提供了較好的解決方案。11：當(dāng)前有兩種主要的閃存技術(shù)，一種是 【21】 Flash，其點(diǎn)是以字節(jié)為單位隨機(jī)存取，另一種是 【22】 Flash，以頁(yè)（行）為單位隨機(jī)存取。（填寫用英文大寫字母表示的簡(jiǎn)稱）12333MHz數(shù)據(jù)線寬度為321數(shù)據(jù)，則存儲(chǔ)器的帶寬二—【23_MB/S若存儲(chǔ)器總線采用串行總線，以10（包含一個(gè)字節(jié)的存儲(chǔ)數(shù)據(jù)），則總線帶寬=總線頻率/ 【24】 。13：SPI的信號(hào)線MISO稱為 【25】―據(jù)線，MOSI稱為 【26】 數(shù)據(jù)線。14（ResponseTime）RTOS^行過程中響應(yīng)時(shí)間是重要指標(biāo)之一，其具體指標(biāo)包括： 【27】延遲時(shí)間和 【28】切換時(shí)間。15：uC/OS-II是當(dāng)前常用的嵌入式操作系統(tǒng)之一，其內(nèi)核只提供 【29】 調(diào)度、任務(wù)間通信與同步、任務(wù)管理、時(shí)間管理和 【30】 管理等基本功能，資源消耗非常小。16：具有操作系統(tǒng)的嵌入式系統(tǒng)加電后最初執(zhí)行的操作稱為引導(dǎo)或者自舉（Boot），對(duì)應(yīng)的程序稱為引導(dǎo)程序，或者引導(dǎo)加載程序（Bootloader）。引導(dǎo)加載程序主要完成 【31】 、外設(shè)存有自檢、內(nèi)存地址映射、初始化外圍設(shè)備、內(nèi)存尋址定位、加載并啟動(dòng) 【32】 。17：因?yàn)锽ootloader的實(shí)現(xiàn)依賴于CPU的體系結(jié)構(gòu)，所以絕大部分Bootloader都分為和stage2兩絕大部分。依賴于CPU體系結(jié)構(gòu)的代碼，比如設(shè)備初始化代碼等，通常都放在stage1中，且使用 【33 語言來實(shí)現(xiàn)，以達(dá)到短小精悍的目的。而stage2常用C語言來實(shí)現(xiàn)，這樣能夠?qū)崿F(xiàn)更復(fù)雜的功能，而且代碼會(huì)具有更好可讀性和 【34】 性。18：RTLinux基本的設(shè)計(jì)理念就是“架空”Linux內(nèi)核，以便讓其他實(shí)時(shí)進(jìn)程能盡快地被執(zhí)行。RTLinux開發(fā)者并沒有針對(duì)實(shí)時(shí)操作系統(tǒng)的特而重寫Linux的內(nèi)核，而是將Linux的內(nèi)核代碼做一些修改，將Linux的任務(wù)以及Linux內(nèi)核本身作為一個(gè) 【35】 優(yōu)先級(jí)的任務(wù)，而實(shí)時(shí)任務(wù)作為最 【36】 優(yōu)先級(jí)的任務(wù)。19：嵌入式系統(tǒng)開發(fā)時(shí)，因?yàn)槭艿侥繕?biāo)機(jī)資源的限制，需要建立一個(gè) 【37】 與目標(biāo)機(jī)組成的調(diào)試架構(gòu)來完成開發(fā)工作。若目標(biāo)機(jī)為裸機(jī)環(huán)境時(shí)，通常需要通過 【38】 接口來完成硬件環(huán)境測(cè)試初始軟件的調(diào)試和下載。20：基于嵌入式WEB勺應(yīng)用系統(tǒng)中，構(gòu)件設(shè)計(jì)階段需要設(shè)計(jì)支持以太通信的電路，包括以太網(wǎng)控制電路及以太網(wǎng) 【39】 電路。若選用的以太網(wǎng)控制芯片為AX88796芯片，并用S3C2410芯片的nGCS2引腳連接到AX88796芯片的片選引腳上（即CS引腳上，CS低電平有效），那么，AX88796芯片內(nèi)部寄存器的讀寫地址，其首地址是—【40】 。二、填空題答1：英2：ARM3：GB2312556TCP/IP：IP7：8：9復(fù)位外部中斷請(qǐng)求：R1310：11：12：13：14：15：16：17：18：19：20：21：22：23：24：R140xF