可編程邏輯器件原理及應(yīng)用教學(xué)大綱

PAGEPAGE4《PLD可編程邏輯器件原理及應(yīng)用》教學(xué)大綱1課程的基本描述課程名稱：可編程邏輯器件原理及應(yīng)用課程編號：課程性質(zhì)：（暫時不填）專業(yè)課適用專業(yè)：通信工程教材選用：潘松.EDA技術(shù)及應(yīng)用.北京：清華大學(xué)出版社，2005年總學(xué)時：48學(xué)實驗學(xué)時：0學(xué)時學(xué) 分：3學(xué)分

理論學(xué)時：課程設(shè)計：開課學(xué)期：

48學(xué)時無第六學(xué)期前導(dǎo)課程：數(shù)字電子技術(shù)、單片機原理及應(yīng)用后續(xù)課程：嵌入式系統(tǒng)設(shè)計2教學(xué)定位能力培養(yǎng)目標(biāo)在數(shù)字電路技術(shù)理論知識基礎(chǔ)上介紹了可編程邏輯器件的發(fā)展概況，內(nèi)部組成原理，要求學(xué)生在了解基本原理的基礎(chǔ)上重點掌握硬件描述語言VHDL的語法以及應(yīng)用，要求會用硬件描述語言編寫一定難度的程度，并在軟件Quartus中調(diào)試、仿真、實現(xiàn)。課程的主要特點本課程為通信工程專業(yè)的專業(yè)課，緊貼通信領(lǐng)域的最新技術(shù)，有廣泛的應(yīng)用性。教學(xué)定位用硬件描述語言編程程序的方法和思路，并掌握在軟件中對程序調(diào)試和實現(xiàn)。本課程有48上實現(xiàn)的能力。3知識點與學(xué)時分配擴頻通信數(shù)學(xué)模型及理論基礎(chǔ)概述EDA技術(shù)的發(fā)展史共2學(xué)時可編程邏輯器件的內(nèi)部結(jié)構(gòu)共6學(xué)時VHDL語言共12學(xué)時Quartus軟件仿真共學(xué)8時VHDL語法共8學(xué)時VHDL結(jié)構(gòu)共8學(xué)時其它學(xué)時習(xí)題(學(xué)時：2學(xué)時)機動(學(xué)時：2學(xué)時)4講授提示及方法概述重點：了解EDA的發(fā)展史。難點：無。講授提示與方法EDA的發(fā)展史，介紹FPGA器件編程時所用語言以及IP核的概念。FPGA器件的內(nèi)部結(jié)構(gòu)重點：內(nèi)部組成結(jié)構(gòu)。難點：各類器件的不同特點。講授提示與方法：簡單分析可編程邏輯器件的內(nèi)部組成原理及應(yīng)用。VHDL語言重點：結(jié)構(gòu)、定義。難點：變量和信號的區(qū)別。講授提示與方法：重點介紹如何用VHDL語言編寫程序。Quartus軟件仿真重點：軟件的應(yīng)用。難點：定制存儲器。講授提示與方法：通過實踐講解。VHDL語法重點：系統(tǒng)學(xué)習(xí)語法。難點：與其他的語言的區(qū)別于聯(lián)系。講授提示與方法：注意在與其他語言中講授。VHDL結(jié)構(gòu)重點：系統(tǒng)學(xué)習(xí)結(jié)構(gòu)。難點：利用具體實例理解和掌握。講授提示與方法：盡量多找應(yīng)用例子。5習(xí)題5.1習(xí)題設(shè)計重點講述如何編程并在軟件中調(diào)試仿真和在硬件上實現(xiàn)。6考核與成績記載考核的方式及成績的評定80%20%?？荚嚥扇￠]卷考核的方法，卷面總成績?yōu)?00作業(yè)情況確定。考題的設(shè)