基于DDWS的任意波形發(fā)生器的設(shè)計

MACROBUTTONMTEditEquationSection2SEQMTEqn\r\hSEQMTSec\r1\h基于DDWS的任意波形發(fā)生器的設(shè)計

基于DDWS的任意波形發(fā)生器的設(shè)計隨著科學(xué)實驗和研究需求的不斷發(fā)展，傳統(tǒng)的信號發(fā)生器在一些特定的場合已經(jīng)不能滿足要求，因為在許多應(yīng)用及研究領(lǐng)域，不但需要一些規(guī)則的信號，同時還需要一些不規(guī)則信號用于系統(tǒng)特性的研究，如某些電子設(shè)備的性能指標測試、系統(tǒng)中各種瞬變波形和電子設(shè)備中出現(xiàn)的各種干擾的模擬研究，就需要能提供一些非常規(guī)測試信號甚至是任意信號的信號源，即能產(chǎn)生現(xiàn)場所需波形的任意波形發(fā)生器。任意波形發(fā)生器在電子測量、雷達、通信、遙測遙感以及電子等領(lǐng)域有著不可或缺的優(yōu)勢，它可以通過數(shù)字方式精確地控制和發(fā)生模擬有限帶寬信號，通過相位累加功能使相位與波形采樣點數(shù)據(jù)產(chǎn)生關(guān)聯(lián)，并可通過相位的方式以一定的頻率查找輸出波形數(shù)據(jù)，經(jīng)過數(shù)模轉(zhuǎn)換獲得用戶所需要的待合成模擬信號，而對相位的控制和運算可以通過數(shù)字的方法較方便的實現(xiàn)。直接數(shù)字合成（DDS-DigitalDirectSynthesis）芯片是研究開發(fā)任意波形發(fā)生器的核心器件。運用DDS技術(shù)生產(chǎn)的任意波形發(fā)生器不僅能夠產(chǎn)生正弦波、方波、三角波等固定波形，還可以產(chǎn)生任意編輯的波形。原理介紹DDS基本結(jié)構(gòu)奈奎斯特定理告訴我們，對一個有限帶寬時間連續(xù)的模擬信號進行采樣時，如果采樣頻率大于該模擬信號最高頻率的兩倍時，可通過采樣后的數(shù)字信號還原出原始模擬信號。而DDS技術(shù)解決的是將已數(shù)字化的模擬信號通過一種數(shù)字合成方法模擬化的問題，即它解決的是將基于奈奎斯特定理數(shù)字化了的模擬信號以數(shù)字的方式合成后恢復(fù)原始模擬信號的問題。典型的DDS系統(tǒng)由相位累加器、波形ROM、數(shù)字/模擬信號（D/A）轉(zhuǎn)換器以及低通濾波器(LPF)組成，如REF_Ref429924195\h圖1所示。圖SEQ圖\*ARABIC1DDS基本結(jié)構(gòu)圖1中的相位累加器結(jié)構(gòu)如REF_Ref429924175\h圖2所示。圖SEQ圖\*ARABIC2相位累加器結(jié)構(gòu)示意圖相位累加器由一個N位加法器和N位寄存器構(gòu)成，通過把一個時鐘的累加結(jié)果反饋回加法器的輸入端實現(xiàn)累加功能。從而使輸出結(jié)果每一個時鐘周期遞增K。這里的N是相位累加器的字長，這里的K稱頻率控制字。波形ROM示意圖如REF_Ref429835937\h圖3所示。當ROM地址線上的地址（相位）改變時，數(shù)據(jù)線上輸出相應(yīng)的量化值(幅度量化序列)。圖SEQ圖\*ARABIC3波形ROM示意圖D/A轉(zhuǎn)換器將波形ROM輸出的幅度量化序列轉(zhuǎn)化成對應(yīng)的電平輸出，將數(shù)字信號轉(zhuǎn)換成模擬信號。但輸出波形是一個階梯波形，必須經(jīng)過抗鏡像濾波，濾除輸出波形中的鏡像才能得到一個平滑的波形。抗鏡像濾波器一般是一個低通濾波器，它要求在輸出信號的帶寬內(nèi)有較平坦的幅頻特性，在輸出鏡像頻率處有足夠的抑止。DDS性能參數(shù)相對帶寬頻率控制字K唯一地確定一個單頻模擬余弦信號的頻率 當頻率控制字K=1時，直接數(shù)字合成器輸出的信號頻率是最低輸出頻率，，當相位累加器的字長很大時，最低輸出頻率可達。直接數(shù)字合成器輸出最高頻率受到時鐘頻率和抽樣定理的限制。也就是說。在實際的應(yīng)用中考慮到輸出濾波器的非理想特性，一般認為直接數(shù)字合成器最高輸出頻率為。直接數(shù)字合成器輸出頻率取決于相位累加器字長N，頻率控制字K以及時鐘頻率。輸出頻率范圍是指頻率合成器的最小輸出頻率與最大輸出頻率之差表示，越大輸出頻率范圍越大，也可用相對帶寬公式GOTOBUTTONZEqnNum827744REFZEqnNum827744\*Charformat\!(2)表示。 頻率分辨率頻率合成器的輸出頻率值是不連續(xù)的，直接數(shù)字合成器的分辨率就是直接數(shù)字頻率合成器的最小頻率步進，也就是它的最小輸出頻率或輸出頻率的最小間隔。即 頻率轉(zhuǎn)換時間直接數(shù)字合成器的頻率轉(zhuǎn)換時間可以近似認為是實時的。這是因為它的相位序列在時間上是離散的，在頻率控制字改變以后，要經(jīng)過一個時鐘周期以后才能按照新的相位增量累加，所以也就是說，它的頻率轉(zhuǎn)換時間就是頻率控制字的傳輸時間，即一個時鐘周期。若時鐘周期為100MHZ，則頻率轉(zhuǎn)換時間為100ns。時鐘頻率越高，轉(zhuǎn)換時間就越短，但再也不能小于數(shù)字門電路的延遲時間。轉(zhuǎn)換時間或可用頻率切換時間概念描述，即指的是頻率合成器輸出頻率由一個頻率點切換到另一個頻率點并達到穩(wěn)定所需要的時間。該指標與頻率合成所采用的技術(shù)有密切關(guān)系。頻率穩(wěn)定度頻率穩(wěn)定度指的是在一定時間間隔內(nèi)輸出頻率值與標準頻率值間的偏差，分為長期頻率穩(wěn)定度，短期頻率穩(wěn)定度和瞬態(tài)頻率穩(wěn)定度三種。頻率變化輸出信號相位連接由直接數(shù)字合成器的工作原理得知：改變直接數(shù)字合成器的輸出頻率，實際上是改變每次的相位增量，即改變相位函數(shù)的增長速率。當頻率控制字由K1變?yōu)镵2之后，它是在已有的積累相位Nk1之上，再每次積累K2，相位函數(shù)曲線是連續(xù)的，只是在改變頻率的瞬間其斜率發(fā)生了突變，因而保持了輸出信號相位的連續(xù)。直接數(shù)字合成器輸出信號的相位是不連續(xù)的，而間接頻率合成器雖然輸出信號相位是連續(xù)的，但頻率轉(zhuǎn)換時間較長。在有些場合，對信號的相位連續(xù)有嚴格要求，這是因為信號的相位不連續(xù)。可能導(dǎo)致頻譜的擴散，不利于頻譜資源的有效利用。任意波形的輸出由直接數(shù)字合成器的工作原理得知，輸出信號的波形取決于在RAM中存放的函數(shù)表格。如果在RAM中存放正弦函數(shù)或余弦函數(shù)，即可輸出正弦波形或余弦波形。若在RAM中存放三角波、鋸齒波和方波等函數(shù)，則可以輸出所需的波形。根據(jù)DDS的原理及其參數(shù)可知，其頻率分辨率高，輸出頻點多，可達個，相比較而言，其分辨率遠遠高于傳統(tǒng)的頻率合成方法的分辨率。此外，DDS不需要通過相位反饋來實現(xiàn)頻率合成，所以頻率的建立以及切換相對來說很快，切換速度可用來表示，在DDS中各個部分相對獨立。因為DDS中需要的信號頻率、相位、幅度都是由數(shù)字信號部分控制，如調(diào)制部分可以由K控制，如果在進行chirp條只是，只用在K前再加上累加器即可；調(diào)相時在PC輸出端直接加上調(diào)制信號；調(diào)幅時直接在ROM表輸出端對幅度進行控制，因此可以預(yù)置內(nèi)部PC的初始值來精確控制輸出信號，因此，DDS可實現(xiàn)各種數(shù)字調(diào)制。方案設(shè)計從以上分析可知，DDS具有產(chǎn)生任意波形、輸出相位噪聲低等優(yōu)點，適用于實現(xiàn)任意波形發(fā)生器。DDS可分為直接數(shù)字頻率合成（DDFS）和直接數(shù)字波形合成（DDWS）。DDFS與DDWS具有各自特點，在DDFS技術(shù)中，采樣頻率是固定的，當產(chǎn)生信號的函數(shù)波形相同而頻率不同時，僅需改變頻率控制字，而不需要將波形查找表中的數(shù)據(jù)作任何變動。DDFS在產(chǎn)生常規(guī)窄帶信號時質(zhì)量較好，且頻率切換速度快。DDFS通過取相位累加器的高M位作為正弦查找表地址來解決存儲器容量有限的問題$但由此產(chǎn)生了相位截斷，在輸出信號中引入雜散。同時，當波形突變時易失真。DDWS以采樣頻率逐點輸出信號波形數(shù)據(jù)，只需提前將波形數(shù)據(jù)導(dǎo)入存儲器中即?？稍诋a(chǎn)生信號時，DDWS需提前計算信號波形點數(shù)與采樣時鐘頻率的關(guān)系，一旦將數(shù)據(jù)導(dǎo)入存儲器，信號的頻率就將固定下來。在產(chǎn)生常規(guī)信號時，DDWS較DDFS復(fù)雜，且不能隨意改變信號頻率。但DDWS不存在相位截斷問題，在用作產(chǎn)生不要求頻率易變的非常規(guī)信號（如Chirp信號）時，能更精確地還原波形。同時，采用DDWS技術(shù)可以與預(yù)失真和相位調(diào)制結(jié)合，二DDFS技術(shù)卻不具備這種潛力。用DDWS產(chǎn)生Chirp信號具有結(jié)構(gòu)簡單、精度高的優(yōu)點，是一種極具競爭力的方案。因此，本方案將采用DDWS實現(xiàn)任意波形發(fā)生器，并用上位機發(fā)數(shù)據(jù)，通過USB或串口下發(fā)。其設(shè)計框圖如REF_Ref429839434\h圖4所示。圖SEQ圖\*ARABIC4任意波形發(fā)生器系統(tǒng)框圖圖中采用FPGA設(shè)計DDWS電路，這種方法比采用專用DDS芯片更為靈活因為只要改變ROM的數(shù)據(jù)，就可以產(chǎn)生任意波形，因而具有相當大的靈活性。數(shù)據(jù)控制接口中的相位累加器是DDWS技術(shù)的核心，類似一個計數(shù)器，有時鐘信號上升沿觸發(fā)。頻率控制字K控制相位累加器的步長，每來一個上升沿，相位累加器前一次的基數(shù)與頻率控制字K相加，得到新相位。新相位作為ROM查詢表的地址（圖中的地址生成），設(shè)基地址為0，則依次按照順序讀取相應(yīng)的波形數(shù)據(jù)（共個頻點），如REF_Ref429921978\h圖5所示。當相位累加器累加滿量程時，會產(chǎn)生一次溢出，完成這一個周期，產(chǎn)生了一個周期的信號。相應(yīng)的查找表經(jīng)過一個循環(huán)，回到初始位置，開始產(chǎn)生下一個周期的信號。信號經(jīng)過D/A轉(zhuǎn)換輸出階梯波形，D/A轉(zhuǎn)化器后接一低通濾波器，用于濾除階梯信號中的諧波分量。感興趣的波形在示波器中顯示。以正弦波為例，DDWS實現(xiàn)波形產(chǎn)生的流程如REF_Ref429924133\h圖6所示。圖SEQ圖\*ARABIC5ROM尋址圖SEQ圖\*ARABIC6DDWS生成波形過程仿真結(jié)果根據(jù)前文分析的DDWS實驗原理和參量計算等知識，用Matlab仿真平臺編程驗證。以線性調(diào)頻信號和單頻為例，作如下仿真。 產(chǎn)生基準信號，該信號用于做查找表，基準信號點數(shù)為1024點，存儲在高速ROM中。圖SEQ圖\*ARABIC7產(chǎn)生線性調(diào)頻信號，設(shè)置N=10，初相=0，起始頻率=200Hz，帶寬B=100Hz，采樣率=1000Hz。圖SEQ圖\*ARABIC8產(chǎn)生線性調(diào)頻信號，設(shè)置N=10，初相=0，起始頻率=10Hz，帶寬B=50Hz，采樣率=1000Hz。圖SEQ圖\*ARABIC9產(chǎn)生單頻信號，設(shè)置N=8，初相=0，=30Hz，采樣率=1000Hz。圖SEQ圖\*ARABIC10產(chǎn)生單頻信號，設(shè)置N=10，初相=0，=30Hz，采樣率=1000Hz。圖SEQ圖\*ARABIC11產(chǎn)生單頻信號，設(shè)置N=10，初相=0，=300Hz，采樣率=1000Hz。圖SEQ圖\*ARABIC12REF_Ref430194420\h圖7為產(chǎn)生的基準信號，從REF_Ref430193272\h圖8、REF_Ref430193289\h圖9、圖10和圖11相比可以看出可以改變頻率控制字K來實現(xiàn)對產(chǎn)生的頻率的控制。從REF_Ref430193272\h圖8和REF_Ref430193312\h圖10可以看出，為了產(chǎn)生30Hz的信號，量化位數(shù)N越大，則產(chǎn)生的頻率精度越高。理想情況下DDWS產(chǎn)生出的波形頻率可以無限逼近信號真實頻率，但是隨之付出的代價是更多的高速存儲單元。REF_Ref430193323\h圖11和REF_Ref430193329\h圖12是用DDWS產(chǎn)生出的線性調(diào)頻信號，起始頻率為200Hz，帶寬100Hz，從REF_Ref430193272\h圖8至REF_Ref430193329\h圖12可以看出，DDWS可以實現(xiàn)任意的波形發(fā)生器的設(shè)計。分析總結(jié)理論分析和仿真證明，在一定條件下DDWS可實現(xiàn)任意波形，且其能夠產(chǎn)生復(fù)雜調(diào)制波形，不存在相位截斷問題，在用作產(chǎn)生