模擬CMOS集成電路設計(拉扎維)第九章運算放大器課件

西電微電子：模擬集成電路設計第九章運算放大器Email:2007年9月

opampCh.9#1西電微電子：模擬集成電路設計

opampCh.9#2–––––西電微電子：模擬集成電路設計回顧?反饋系統(tǒng)中負載的影響二端口網(wǎng)絡模型電壓-電壓反饋中的負載電流-電壓反饋中的負載電壓-電流反饋中的負載電流-電流反饋中的負載

opampCh.9#3

西電微電子：模擬集成電路設計

Z模型V1=Z11I1+Z12I2V2=Z21I1+Z22I2返回信號檢測信號

opampCh.9#5

西電微電子：模擬集成電路設計

Y模型I1=Y11V1+Y12V2I2=Y21V1+Y22V2返回信號檢測信號

opampCh.9#6

西電微電子：模擬集成電路設計

H模型V1=H11I1+H12V2

I2=H21I1+H22V2返回信號檢測信號

opampCh.9#7

西電微電子：模擬集成電路設計選擇二端網(wǎng)絡模型表述反饋網(wǎng)絡反饋網(wǎng)絡類型電壓-電壓反饋V1-V2電流-電壓反饋I1-V2電壓-電流反饋V1-I2電流-電流反饋描述V2=X21V1+X22I2V2=X21I1+X22I2I2=X21V1+X22V2I2=X21I1+X22V2對應模型G模型Z模型Y模型H模型I1-I2

opamp Ch.9#9??????1

西電微電子：模擬集成電路設計電壓-電壓反饋中的負載

（a）G模型 （b）簡化的G模型（忽略反饋網(wǎng) 絡的反向增益）Ve=(Vin?G21Vout)

ZinZin+G22Vout=A0Ve

G111Zout+G111Vout

Vin=

A01+A0

ZinG111

Zin+G22Zout+G111

ZinG111Zin+G22Zout+G11G21

opampCh.9#10????1??V2I2

西電微電子：模擬集成電路設計等效開環(huán)增益的計算Vout

Vin=

A01+A0

ZinG111

Zin+G22Zout+G111

ZinG111Zin+G22Zout+G11G21Av,open=A0

ZinG111Zin+G22Zout+G111G11=

I1V1|I2=0G22=|V1=0

opamp Ch.9#11V2V1

西電微電子：模擬集成電路設計

小結：電壓-電壓反饋中的負載

I1=G11V1+G12I2V2=G21V1+G22I2G11=G22=

I1V1

V2

I2|I2=0β的輸出端開路 |V1=0β的輸入端短路β=G21=|I2=0β的輸出端開路G11:導納量綱，反饋網(wǎng)絡輸入端看進去的導納G22:電阻量綱，反饋網(wǎng)絡輸出端看進去的電阻G21:無量綱

opamp Ch.9#13西電微電子：模擬集成電路設計運算放大器?定義：高增益的差分放大器?用途：實現(xiàn)一個反饋系統(tǒng)?開環(huán)增益：由閉環(huán)電路的精度決定運算放大器設計是一個不斷tradeoff的過程

opampCh.9#14西電微電子：模擬集成電路設計本講內容?概述–性能參數(shù)?單級運算放大器?兩級運算放大器?運算放大器設計要點

opampCh.9#15β111?1－?≈×??

西電微電子：模擬集成電路設計

增益?高開環(huán)增益：

–抑止非線性β=

R2R2+R1理想運放時系統(tǒng)的閉環(huán)增益為實際運放A1，系統(tǒng)的閉環(huán)增益為×

β1＋1

βA1

1?1?β?βA1?若閉環(huán)增益為10，要求增益誤差小于1％，則A1>1000

opamp Ch.9#17

西電微電子：模擬集成電路設計

如何實現(xiàn)精確的增益?開環(huán)：不能實現(xiàn)

–工藝偏差?閉環(huán)：

–前饋放大器：開環(huán)增益A1足夠高 –反饋放大器：精確匹配β

1A1β<ε其中ε為增益誤差

opamp Ch.9#18西電微電子：模擬集成電路設計小信號帶寬?小信號帶寬通常定義為單位增益頻率fu?3dB頻率f3dB與fu的示意如下（均為對數(shù)坐標）

opampCh.9#19––––西電微電子：模擬集成電路設計本講內容?概述?單級運算放大器五管差分運放共源共柵運放全差分折疊共源共柵運放單端輸出折疊共源共柵運放?兩級運算放大器?運算放大器設計要點

opampCh.9#21西電微電子：模擬集成電路設計單級運算放大器低頻小信號增益:Av0=gm1(ro2||ro4)=gm1ro2,4

opampCh.9#22西電微電子：模擬集成電路設計單級運放的單位增益接法

opampCh.9#23≈

西電微電子：模擬集成電路設計

單位增益放大器的閉環(huán)輸出阻抗

開環(huán)輸出阻抗：ro2||ro4

環(huán)路增益：gm1(ro2||ro4)閉環(huán)輸出阻抗為：Rout,cl=

ro2||ro411+gm1(ro2||ro4)gm1

opampCh.9#25––––西電微電子：模擬集成電路設計本講內容?概述?單級運算放大器五管差分運放共源共柵運放全差分折疊共源共柵運放單端輸出折疊共源共柵運放?兩級運算放大器?運算放大器設計要點

opampCh.9#26西電微電子：模擬集成電路設計共源共柵運算放大器Av0=gm2(gm4ro4ro2||gm6ro6ro8)

opampCh.9#27???????西電微電子：模擬集成電路設計單端輸出共源共柵運放的輸出范圍保證所有晶體管均處于飽和區(qū)設所有晶體管的|Vdsat|相等輸出下限：Vout,min=Vb-VGS4+Vdsat4=Vb-Vth4輸出上限：Vout,max=VDD-|VGS7|-|VGS5|+|VGS6|-|Vdsat6|=VDD-|Vth7|-2Vdsat輸出擺幅Vout,max-Vout,min=VDD-|Vth7|-Vb+|Vth4|-2VdsatVb越小，輸出擺幅越大輸出擺幅的最大值為VDD-|Vth7|-5Vdsat

opampCh.9#29????????西電微電子：模擬集成電路設計雙端輸出共源共柵運放的輸出范圍保證所有晶體管均處于飽和區(qū)設所有晶體管的|Vdsat|相等輸出下限：Vout,min=Vb1-VGS4+Vdsat4=Vb1-Vth4輸出上限：

Vout,max=Vb2+|VGS6|-|Vdsat6| =Vb2+Vthn輸出擺幅2(Vout,max-Vout,min)=2(Vb2+Vdsat-Vb1+Vth4)Vb2越大，輸出擺幅越大Vb1越小，輸出擺幅越大輸出擺幅的最大值為2(VDD-5Vdsat)

opampCh.9#30西電微電子：模擬集成電路設計共源共柵運放的優(yōu)缺點?優(yōu)點：–高增益?缺點：–輸入擺幅、輸出擺幅小–不宜用做單位增益緩沖器輸出最大值：Vb?VGS4+Vth2輸出最小值：Vb?Vth4輸出擺幅：Vth2+Vth4?VGS4

opampCh.9#31西電微電子：模擬集成電路設計單端輸出的共源共柵運放（1）?實際電路中，b結構被廣泛采用

opampCh.9#32西電微電子：模擬集成電路設計單端輸出的共源共柵運放（2）Vout,min=Vb1?Vth4Vout,max=Vb2+|Vth6|Rout=(gm6ro6ro8)||(gm4ro4ro2)Av0=gm1Rout

opampCh.9#33西電微電子：模擬集成電路設計全差分共源共柵運放的設計(1)性能指標VDD=3V輸出擺幅=3V功耗=10mWAv0=2000工藝參數(shù)μnCox=60μA/V2μpCox=30μA/V2λn=0.1V-1(L=0.5μm)λp=0.2V-1(L=0.5μm)γ=0vthn=|vthp|=0.7V

opampCh.9#34西電微電子：模擬集成電路設計全差分共源共柵運放的設計(2)設計經(jīng)驗放大管過驅動電壓：200mV負載管過驅動電壓：200~500mV尾電流管過驅動電壓：300~500mV過驅動電壓分配Vdsat1~Vdsat4:200mVVdsat5~Vdsat8:300mVVdsat9:300mV功耗分配I9=3mAIREF1+IREF2=330uA

opampCh.9#351W2L?????W?

西電微電子：模擬集成電路設計

全差分共源共柵運放的設計(3)電流、過驅動電壓已知由簡單電流公式

ID=μCoxVdsat

2 確定各晶體管的寬長比?W?L?W?L?=1250?1~4?=1111?5~8??=900?L?9

opamp Ch.9#36WL?IW?VGSL==×=np

西電微電子：模擬集成電路設計全差分共源共柵運放的設計(4)ID=12μCox(VGS?Vth)2gm=D=μCox(VGS?Vth) 2ID2ID

(VGS?Vth)Vdsat=2μCox

1ro=

λIDW LIDgmro=

2ID12VdsatλIDλVdsatRout=gm3ro3ro1||gm5ro5ro7=

22 ||λ2Vdsat1IDλ2Vdsat5ID

opampCh.9#372ID=np)np?W?

西電微電子：模擬集成電路設計

全差分共源共柵運放的設計(5)gm1=

Vdsat1Rout=(gm3ro3ro1)||(gm5ro5ro7)

22 ||

λ2Vdsat1IDλ2Vdsat5IDAv0=Vdsat1(λ2Vdsat1+λ2Vdsat54若所有晶體管均取最小溝道長度，則Av0=1416λ∝1L若??=1111μm/1μm

?L?5?8則Av0≈4000

opamp Ch.9#382西電微電子：模擬集成電路設計全差分共源共柵運放的設計(6)偏置電壓設計Vbn=Vth9+Vdsat9Vb3=VDD?|Vth7|?|Vdsat7|Vb1>Vth3+Vdsat3+Vdsat1+Vdsat9Vb1?Vth3>0.7留余量，取Vb1?Vth3=0.8VVb2<VDD?|Vdsat7|?|Vth5|?|Vdsat5|Vb2＋|Vth5|<2.4留余量，取Vb2＋|Vth5|=2.3V電壓擺幅（Vb2＋|Vth5|－Vb1+Vth3)=3V

opampCh.9#39西電微電子：模擬集成電路設計全差分共源共柵運放的設計(小結)1.確定各晶體管的過驅動電壓2.確定各支路的直流電流3.根據(jù)過驅動電壓與支路電流，確定各晶體管寬長比4.根據(jù)增益的要求，確認各晶體管的尺寸（寬長比不變，增益不滿足要求時，可增加L） 5.根據(jù)過驅動電壓與輸出擺幅要求，確定各偏置電壓（注意留出余量）

opampCh.9#4013

西電微電子：模擬集成電路設計三級共源共柵運算放大器

Rout≈gm6ro6gm4ro4ro2||gm8ro8gm10ro10ro12

設所有晶體管gm、ro相等Av0=gm2Rout≈(gmro)

2缺點：輸出擺幅受到限制

opamp Ch.9#41––––西電微電子：模擬集成電路設計本講內容?概述?單級運算放大器五管差分運放共源共柵運放全差分折疊共源共柵運放單端輸出折疊共源共柵運放?兩級運算放大器?運算放大器設計要點

opampCh.9#42))

西電微電子：模擬集成電路設計折疊共源共柵放大級（1）Rout≈rI1||gm2ro2ro1Rout≈rI1||(gm2ro2(ro1||rI2

opampCh.9#43))

西電微電子：模擬集成電路設計折疊共源共柵放大級（2）Rout≈rI1||gm2ro2ro1Rout≈rI1||(gm2ro2(ro1||rI2

opampCh.9#44西電微電子：模擬集成電路設計折疊共源共柵差分對（1）功耗：Pa=VDD×ISSPb=VDD×(ISS+I1+I2)輸入輸出范圍

opampCh.9#45西電微電子：模擬集成電路設計折疊共源共柵差分對（2）輸入范圍：Vin,min=0Vin,max=VDD?Vdsat?VGS1輸出范圍：Vout,min=Vb1?Vth3Vout,min>Vdsat5+Vdsat3Vout,max=Vb2+|Vth7|Vout,max<VDD?|Vdsat9|?|Vdsat7||Av|≈gm1{[(gm3+gmb3)ro3(ro1||ro5)]||[(gm7+gmb7)ro7ro9]}

opampCh.9#46=ωp=

西電微電子：模擬集成電路設計折疊共源共柵結構中折疊點對應的極點R=

1gm3+gmb3C=CGS3+CSB3+CDB1+CGD1+CDB5+CGD3

1gm3+gmb3

RCCGS3+CSB3+CDB1+CGD1+CDB5+CGD3

opamp Ch.9#47西電微電子：模擬集成電路設計折疊共源共柵運放設計實例例9.6輸出范圍Vout,min=Vb1?Vth7>Vdsat7+Vdsat9留余量Vout,min=Vdsat7+Vdsat9+0.1Vout,max=Vb2+|Vth3|<VDD?|Vdsat5|?|Vdsat3|留余量Vout,max=VDD?|Vdsat5|?|Vdsat3|?0.1

opampCh.9#48西電微電子：模擬集成電路設計折疊共源共柵運放的設計(小結)?第一步：確定過驅動電壓–Vdsat1直接取200mV，書上確定Vdsat1的方法不太合理–其他Vdsat的選取，應為輸出擺幅留出余量（比書上小50mV）?第二步：確定各支路電流（功耗）–M1、M2、M9、M10均流過0.75mA；?第三步：根據(jù)過驅動電壓與支路電流的要求，確定各晶體管寬長比?第四步：根據(jù)增益的要求，確定各晶體管寬長（增益不滿足要求時，增加L）?第五步：根據(jù)過驅動電壓，確定各個偏置電壓（注意留出余量）

opampCh.9#49––––西電微電子：模擬集成電路設計本講內容?概述?單級運算放大器五管差分運放共源共柵運放全差分折疊共源共柵運放單端輸出折疊共源共柵運放?兩級運算放大器?運算放大器設計要點

opampCh.9#50

西電微電子：模擬集成電路設計單端輸出的折疊共源共柵運放（1）

Vb2

Vb1輸出擺幅Vout,max=Vb2+|Vth8|Vout,min=Vb1?Vth4>Vdsat11+Vdsat4

Vb2Vb1左圖:Vb2<VDD?VGS5?VGS7右圖:Vb2<VDD?|Vdsat5|?VGS7 opamp Ch.9#51

西電微電子：模擬集成電路設計單端輸出的折疊共源共柵運放（2）

Rout=(gm4ro4(ro1||ro11))||(gm8ro8ro6)

Av0=gm1RoutBW=

12πRoutCLGBW=

gm12πCL單級運放的GBW均為

gm12πCL

opampCh.9#52

西電微電子：模擬集成電路設計單端輸出的折疊共源共柵運放（3）

Vb1>Vdsat11+Vth4+Vdsat4

Vb2Vb1Vout,min=Vb1?Vth4

>Vdsat11+Vdsat4Vb2<VDD?Vdsat5?Vth7?Vdsat7

Vth7=Vth8Vout,max=Vb2+Vth8

<VDD?Vdsat5?Vdsat7

opamp Ch.9#53

西電微電子：模擬集成電路設計單端輸出折疊共源共柵運放的設計（1）

性能指標VDD=5VCL=2pF輸出擺幅>3.5V0.1%建立時間<50ns Av0>2000工藝參數(shù)

μnCox=60μA/V2

μpCox=30μA/V2

λn=0.1V-1(L=0.5μm)

λp=0.2V-1(L=0.5μm)γ=0vthn=|vthp|=0.7V

opamp Ch.9#541τ

西電微電子：模擬集成電路設計單端輸出折疊共源共柵運放的設計（2）

由0.1%建立時間推GBW

ε＝0.001Vb2t0.1%=τln

Av0ω0=1ε=

1ln

εt0.1%Vb1GBW=Av0f0=

1 ln

ε2π×t0.1%>

ln10002×3.14×50×10?9=22MHz考慮20％余量，取GBW=27MHz

opamp Ch.9#55Vb1

西電微電子：模擬集成電路設計單端輸出折疊共源共柵運放的設計（3）

由GBW確定各支路電流

Av0=gm1RoutVb2fd=

12πRoutCLGBW=Av0fd=

gm12πCL∴gm1=2πCLGBW≈0.34msID1=gm1Vdsat1

2=34uA因此電流分配如下

IM9=68uA IM5=IM6=34uA

opamp Ch.9#56Vb2

西電微電子：模擬集成電路設計單端輸出折疊共源共柵運放的設計（4）

過驅動電壓選取經(jīng)驗 放大管：200mV

負載管：200~500mV

尾電流管：300~500mVVb1確定各管過驅動電壓M1、M2:200mVM10、M11:300mVM3、M4:200mVM5～M6:300mV

opamp Ch.9#57Vb2

西電微電子：模擬集成電路設計單端輸出折疊共源共柵運放的設計（5）

由輸出擺幅要求確定Vb1、Vb2

Vout,min=Vb1?Vth4

Vout,min>Vdsat4+Vdsat11=0.5V Vout,max=Vb2+|Vth8|

Vout,max<VDD?Vdsat6?Vdsat8Vb1

=4.4V考慮設計余量，取Vout,min=0.6V,Vb1=1.3VVout,max=4.3V,Vb2=3.6V則輸出擺幅3.7V，滿足要求

opamp Ch.9#58

西電微電子：模擬集成電路設計單端輸出折疊共源共柵運放的設計（6）

Vb2Vb1由ID、Vdsat的值, 確定各管的寬長比; 再由增益的要求， 確定各管具體尺寸。 具體步驟參見前面的例子

opamp Ch.9#59

西電微電子：模擬集成電路設計單端輸出折疊共源共柵運放的設計（小結）1.根據(jù)建立時間要求，確定GBW=

1 ln

ε2π×t0.1%2.根據(jù)GBW，確定gm1=2πCLGBW3.確定各管的過驅動電壓4.根據(jù)過驅動電壓、gm1，確定各支路電流(注：使負載管M10,M11與尾電流管M9的直流工作電流相等)5.根據(jù)電流、過驅動電壓，確定各晶體管的寬長比6.根據(jù)增益，修改部分晶體管的寬長（寬長比不變）

opamp Ch.9#60???

西電微電子：模擬集成電路設計本講內容?概述單級運算放大器兩級運算放大器運算放大器設計要點

opampCh.9#61西電微電子：模擬集成電路設計兩級運算放大器（1）單級放大器的缺點：輸出擺幅較小兩級運算放大器：第一級，提供高增益第二級，提供大擺幅Av1=gm1(ro1||ro3)Av2=gm5(ro5||ro7)Av=gm1(ro1||ro3)gm5(ro5||ro7)Vout,min=Vdsat7Vout,max=VDD?Vdsat5

opampCh.9#62西電微電子：模擬集成電路設計兩級運算放大器（2）第一級使用共源共柵電路Av1≈gm1(gm3ro3ro1||gm5ro5ro7)Av2≈gm9(ro9||ro11)Av=Av1×Av2

opampCh.9#63西電微電子：模擬集成電路設計兩級運算放大器（3）單端輸出Av1≈gm2(ro2||ro4)Av2≈gm6(ro5||ro6||RL)≈gm6RLAv=Av1×Av2CC為Miller補償電容下章介紹

opampCh.9#64???–––

西電微電子：模擬集成電路設計本講內容?概述單級運算放大器兩級運算放大器運算放大器設計要點

增益的提高––––性能比較共模反饋輸入范圍限制轉換速率（壓擺率）電源抑止噪聲

opampCh.9#65?1?r?Vout?rro21?11?r?

西電微電子：模擬集成電路設計增益的提高（1）左圖：

Rout≈gm2ro2ro1右圖：V1=A1(0?VX)=?A1VXV1ΘIout=VX

ro1=gm2(V1?VX)+Vout?VX

ro2∴VX?+ ?o1+(1+A1)gm2?= ?o2通過提高輸出阻抗提高增益！！∴Rout=Vout

Iout=ro2?+ ?o1ro2+(1+A1)gm2?ro1

?≈A1gm2ro2ro1

opamp Ch.9#66VX=VGS3V1VX西電微電子：模擬集成電路設計增益的提高（2）V1輔助放大器的實現(xiàn)方式可使用(b)圖虛框內共源電路A1=?≈gm3ro3Vout>VGS3＋Vdsat2輔助放大器減小了輸出擺幅Rout≈gm3ro3gm2ro2ro1Av=?gm1Rout≈?gm1(gm3ro3gm2ro2ro1)

opampCh.9#67

西電微電子：模擬集成電路設計

增益的提高（3）共源共柵差分對中增益的提高(a):使用兩個獨立的輔助放大器(b):使用全差分輔助放大器(c):輔助放大器的實現(xiàn)方式I1、I2、M5、M6、ISS2缺點：輸出擺幅VX>VGS5+Vdsat

opamp Ch.9#68西電微電子：模擬集成電路設計增益的提高（4）折疊共源共柵差分放大器用做輔助放大器VX允許的最小電壓為Vdsat1+Vdsat不受輔助放大器限制

opampCh.9#69西電微電子：模擬集成電路設計增益的提高（5）折疊共源共柵用做輔助放大器輸出阻抗的計算輔助放大器的增益A1A1≈gm5(gm7ro7(ro9||ro5)||gm11ro11ro13)Rout≈A1gm3ro3ro1

opampCh.9#70

西電微電子：模擬集成電路設計增益的提高（6）A1:PMOS差分輸入;A2:NMOS差分輸入為何？保障最大輸出擺幅！！

opampCh.9#71???–––

西電微電子：模擬集成電路設計本講內容?概述單級運算放大器兩級運算放大器運算放大器設計要點

增益的提高––––性能比較共模反饋輸入范圍限制轉換速率（壓擺率）電源抑止噪聲

opampCh.9#72西電微電子：模擬集成電路設計性能比較沒有一個結構是完美的滿足應用要求的結構就是最合適的結構

opampCh.9#73???–––

西電微電子：模擬集成電路設計本講內容?概述單級運算放大器兩級運算放大器運算放大器設計要點

增益的提高––––性能比較共模反饋輸入范圍限制轉換速率（壓擺率）電源抑止噪聲

opampCh.9#74西電微電子：模擬集成電路設計為什么需要共模反饋？理想情況：I7+I8=I9實際：工藝偏差、溝道長度調制I7+I8≠I9若I7+I8>I9VX、VY上升，使M5~M8退出飽和若I7+I8<I9VX、VY下降，使M1~M4退出飽和共模輸出電平對器件特性、失配敏感，必須使用共模反饋網(wǎng)絡

opampCh.9#75

西電微電子：模擬集成電路設計

共模反饋原理

共模反饋的原理1、檢測共模輸出電壓Vout,CM=Vout1+Vout2

22、與參考電壓VREF比較3、將誤差送回放大器偏置網(wǎng)絡，改變電流

opamp Ch.9#76

西電微電子：模擬集成電路設計

檢測共模輸出電壓的方法（1）：電阻R1=R2Vout,CM=Vout1+Vout2

2缺點：

R1、R2必須遠大于運放的輸出阻抗通常R1≥10Rout大電阻消耗較大的芯片面積

opamp Ch.9#77西電微電子：模擬集成電路設計檢測共模輸出電壓的方法（2）：源跟隨器缺點一：對I、R的限制I1=I2I1(R1+R2)>(Vout,max?Vout,min)缺點二：擺幅Vout,min=VGS7+Vdsat

opampCh.9#78?2?WL||WLLWL==

西電微電子：模擬集成電路設計

檢測共模輸出電壓的方法（3）：深線性區(qū)電阻M7、M8工作于深線性區(qū)ID=μnCoxW?

L?(VGS?Vth)VDS?1VDS?

2?≈μnCoxW L(VGS?Vth)VDSRon=

1μnCox(VGS?Vth)從P看進去的電阻為

Rtot=Ron7||Ron8

11μnCox(Vout1?Vth)μnCoxW(Vout2?Vth)

1μnCox(Vout1+Vout2?2Vth)須保證M7、M8在深線性區(qū)?。≥敵龇秶芟?/p>

opamp Ch.9#79西電微電子：模擬集成電路設計CM電平與參考電平的比較與誤差返回（1）負反饋：Vout1、Vout2增加?VE增加?Vout1、Vout2降低

opampCh.9#80西電微電子：模擬集成電路設計CM電平與參考電平的比較與誤差返回（2）負反饋：控制尾電流

opampCh.9#81≈dVout,CMVGS7?Vth7西電微電子：模擬集成電路設計CM電平與參考電平的比較與誤差返回（3）負反饋：Vout1、Vout2增加?IM7、IM8增加?Vout1、Vout2降低缺點：Vout,CM隨Vb變化，dVbVDS7

opampCh.9#82西電微電子：模擬集成電路設計CM電平與參考電平的比較與誤差返回（4）使共模輸出電平不受器件參數(shù)影響并降低對Vb的敏感度

opampCh.9#83西電微電子：模擬集成電路設計CM電平與參考電平的比較與誤差返回（5）前一頁電路的改進提高IM5與IM9的匹配

opampCh.9#84???–––

西電微電子：模擬集成電路設計本講內容?概述單級運算放大器兩級運算放大器運算放大器設計要點

增益的提高––––性能比較共模反饋輸入范圍限制轉換速率（壓擺率）電源抑止噪聲

opampCh.9#85西電微電子：模擬集成電路設計單位增益緩沖器與輸入范圍限制NMOS差分對，輸入下限：Vdsat+VGSPMOS差分對，輸入上限：VDD?VGS?Vdsat

opampCh.9#86西電微電子：模擬集成電路設計Rail-to-rail運放（1）同時使用NMOS差分對與PMOS差分對

opampCh.9#87西電微電子：模擬集成電路設計Rail-to-rail運放（2）gm并非恒定：GBW、增益等均變化

opampCh.9#88西電微電子：模擬集成電路設計Rail-to-rail運放（3）

opampCh.9#89西電微電子：模擬集成電路設計Rail-to-rail運放（4）

opampCh.9#90西電微電子：模擬集成電路設計Rail-to-rail運放（5）

opampCh.9#91西電微電子：模擬集成電路設計Rail-to-rail運放（6）

opampCh.9#92???–––

西電微電子：模擬集成電路設計本講內容?概述單級運算放大器兩級運算放大器運算放大器設計要點

增益的提高––––性能比較共模反饋輸入范圍限制轉換速率（壓擺率）電源抑止噪聲

opampCh.9#93tRC=e=e

西電微電子：模擬集成電路設計

轉換速率（1）?大信號特性；?來源

–運放對節(jié)點的充放電 受充放電電流限制 –系統(tǒng)對大階躍信號的 響應，不能用小信號

描述

?因為Vout=V0(1?e)所以

tdVoutV0?RC

dtRCIout=C

tdVoutV0?RC

dtR

opampCh.9#94??=??R2???1+12??A????A???R2?1+A???????

西電微電子：模擬集成電路設計轉換速率（2）A?Vin? ?

R2R1+R2

RoutVout??Vout

?

VoutR1+R2+VoutCLs通常R1+R2>>RoutVout

Vin(s)≈

A

??R+RA??1+s

?1+

?RoutCL?

R2?R1+R2?Vout(t)＝V0

? ?1?exp(??R1+R2??(1+

R2R1+R2RoutCLA)t?

)?u(t)

?dVout(t)

dt=

AV0RoutCLexp(?(1+

R2R1+R2

RoutCLA)t)u(t)輸入幅值增加，Iout相應增加

opampCh.9#95西電微電子：模擬集成電路設計轉換速率（3）?理想運放：Vout正比于輸入階躍信號?真實運放：Vout受限–單級運放的最大充放電電流ISS

opampCh.9#96西電微電子：模擬集成電路設計轉換速率(4)

opampCh.9#97西電微電子：模擬集成電路設計轉換速率(5)

opampCh.9#98+

西電微電子：模擬集成電路設計轉換速率與小信號建立（1）tSR≈VOUT

SRt0.1%≈

ln10002πGBWttotal≈tSR+t0.1%≈VOUT1.1

SRGBW

opamp Ch.9#99≈==≈≈

西電微電子：模擬集成電路設計轉換速率與小信號建立（2）SR=ISSCLtSR≈ΔVCL

SRISSΔV2ID1GBW=

gm1Vdsat1ISS2πCL2πCL2πCLVdsat1t0.1%

ln1000CL2πGBWISS(6.9×Vdsat1)當ΔV≈6.9Vdsat1時，tSR≈t0.1%結論：若ΔV<<6.9Vdsat1，ttotal≈t0.1%;否則，ttotal必須考慮tSR的貢獻ttotal≈CLISS(ΔV+6.9×Vdsat1)

opampCh.9#100???–––

西電微電子：模擬集成電路設計本講內容?概述單級運算放大器兩級運算放大器運算放大器設計要點

增益的提高––––性能比較共模反饋輸入范圍限制轉換速率（壓擺率）電源抑止噪聲

opampCh.9#101PSRR=西電微電子：模擬集成電路設計電源抑止比的定義

輸入到輸出的增益AV0電源到輸出的增益AV,VDDAV0≈gm2(ro2||ro4)開環(huán)運放，Vout=VXAV,VDD≈1PSRR≈gm2(ro2||ro4)

opampCh.9#102C2

西電微電子：模擬集成電路設計

反饋電路的PSRR先求閉環(huán)增益AV,cl再求AV,VDD=dVoutdVDDPSRR=

AV,clAV,VDD公式9.44，英文版表達式有誤PSRR≈(1+)(gm2ro4

C1C1+C2

C1+1)≈gm2ro4

opamp Ch.9#103???–––

西電微電子：模擬集成電路設計本講內容?概述單級運算放大器兩級運算放大器運算放大器設計要點

增益的提高––––性能比較共模反饋輸入范圍限制轉換速率（壓擺率）電源抑止噪聲

opampCh.9#104V22Hz222、

西電微電子：模擬集成電路設計

關于噪聲注意：書上關于噪聲的描述vn：噪聲譜密度，其量綱為in：噪聲譜密度，其量綱為A2Hz更確切的描述應該是

dvndin

dfdf

opamp Ch.9#105

西電微電子：模擬集成電路設計電流源負載的共源電路的熱噪聲為了降低這種電路的噪聲，應提高Vdsat2why?gm2=2IDVdat

opamp Ch.9#106西電微電子：模擬集成電路設計共源共柵電路的熱噪聲低頻情況下，共柵管幾乎不貢獻噪聲！?。?/p>

opampCh.9#107西電微電子：模擬集成電路設計折疊共源共柵電路的熱噪聲為了降低這種電