Quarus基本設(shè)計流程培訓教材_第1頁
Quarus基本設(shè)計流程培訓教材_第2頁
Quarus基本設(shè)計流程培訓教材_第3頁
Quarus基本設(shè)計流程培訓教材_第4頁
Quarus基本設(shè)計流程培訓教材_第5頁
已閱讀5頁,還剩40頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

QuartusII基本設(shè)計流程Stp1:建立工作庫文件夾Stp2:輸入設(shè)計項目原理圖/VerilogHDL代碼Stp3:存盤,注意文件取名Stp4:創(chuàng)建工程Stp5:啟動編譯Stp6:建立仿真波形文件Stp7:仿真測試和波形分析Stp8:引腳鎖定并編譯Stp9:編程下載/配置Stp10:硬件測試st1:建立工作庫文件夾(1)新建一個文件夾:例如:在D盤建立文件夾mux21a(即D:\mux21a)(2)編輯設(shè)計文件并保存:FILE->NEW,選擇VerilogHDLFileNew窗口stp2.編輯設(shè)計文件stp3存盤存盤輸入2選1多路數(shù)據(jù)選擇器的VerilogHDL程序,F(xiàn)ILE->SAVE

AS(以模塊名為文件名保存在D:\mux21a下(或你所建立的目錄下)選擇“是”可自動進入下一個階段—創(chuàng)新工程選擇“否”則保存文件不進入創(chuàng)建工程的階段stp4.創(chuàng)建工程FILE->NEWPROJECTWIZARD1說明創(chuàng)建工程向?qū)龅氖?工程路徑工程名頂層實體名3工程中使用的文件選擇目標器件45使用其他EDA工具這里全為空6顯示剛才的所有設(shè)置stp5.啟動全程編譯Processing->StartCompilation或單擊此按鈕有錯修改,再編譯直到編譯成功。stp6.建立仿真波形文件(1)打開波形編輯器File->Newstp7.仿真測試和波形分析(2)設(shè)置仿真時間Edit->EndTimestp7.仿真測試試和波形分分析(3)波形文件存存盤File->Saveas文件件名名按按照照默默認認即即可可(4))將將實實體體中中的的端端口口選選入入View->Utilitywindows->NodeFinder若單單擊擊List沒沒有有實實體體的的端端口口出出現(xiàn)現(xiàn)請請查查看看1.當當前前工工程程是是否否正正確確2.是是否否設(shè)設(shè)計計修修改改后后沒沒有有再再次次編編譯譯鼠標全選拖入stp7.仿仿真真測測試試和和波波形形分分析析stp7.仿仿真真測測試試和和波波形形分分析析-設(shè)置置a端端口口為為周周期期為為500ns的的時時鐘鐘信信號號(5))編編輯輯輸輸入入波波形形1鼠標單擊此處,選中端口a全部時間域2單擊此處打開,時鐘窗口3stp7.仿仿真真測測試試和和波波形形分分析析-設(shè)置b端口為為周期為200ns的時時鐘信號(5)編輯輸輸入波形使用上面同樣樣方法設(shè)置b端口為周期期為200ns的時鐘信信號stp7.仿仿真測試和波波形分析-設(shè)置端口s的的輸入波形1.保證光標處于選時間域狀態(tài)2.光標拖動選中s端口的一段時間域3.單擊此處,使其位高電平stp7.仿仿真測試和波波形分析輸入波形設(shè)置置如下圖:(不設(shè)置輸出端端口)stp7.仿仿真測試和波波形分析(6)啟動仿仿真器Processing->StartSimulation或單擊此按鈕鈕(7)觀察察仿真結(jié)果符合邏輯電路路的輸出,證證明電路設(shè)計計正確S為高電平,y輸出a端的低頻信號S為低電平,y輸出b端的高頻信號stp8.引引腳鎖定并編編譯規(guī)劃:自己選擇電路路模式:建議議選擇模式5兩個時鐘的輸輸入分別作為為a,b端口口的輸入:clock0連接a輸輸入端256hz,clock5連接b輸輸入接1024Hzs端口可連接接到一個按鍵鍵,鍵1輸出端y接SPEAKER在發(fā)給大家的的資料中,實實驗電路結(jié)構(gòu)構(gòu)圖NO.5中找出圖中中對應(yīng)的信號號名:鍵1對對應(yīng)PIO0在發(fā)給大家的的芯片引腳對對照表中查找找圖中這些信信號名所對應(yīng)應(yīng)的目標芯片片的引腳號掃描顯示電路路原理圖模式5實驗電電路圖查表舉例stp8.引引腳鎖定并編編譯查表舉例選擇實驗板上上插有的目標器器件目標器件引腳名和引腳號對照表鍵1的引腳名名鍵1的引腳名名對應(yīng)的引腳號號stp8.引引腳鎖定并編編譯123所設(shè)計電路端口實驗結(jié)構(gòu)圖中信號名目標器件引腳號a端口clock0152b端口clock5150s端口PIO018y端口SPEAKER164查圖和查表的的結(jié)果stp8.引引腳鎖定并編編譯stp8.引引腳鎖定并編編譯1.選擇Assignments->AssignmentEdit23鼠標雙擊此處,選擇端口4加入所有引腳5輸入引腳號stp8.引引腳鎖定并編編譯保存并再編譯譯也可使用工具欄中的按鈕進行編譯Tools->programmer或按確認硬件設(shè)置置:如果HardwareSetup為NoHardware,,先接上USB下載線,,打開電源,,然后按下述述操作即可12stp9.編編程下載/配配置3stp10硬硬件測試按下和松開鍵鍵1,SPEAKER會會發(fā)出不同的的尖叫聲,證證明電路運行行正確。附1:全程編編譯前約束項項目設(shè)置選擇配置器件件的工作方式式Assignments->settings:選擇Device單擊Deviceandpinoptions按鈕鈕配置失敗,自動重新配置選擇配置器件和編程方式配置模式配置器件產(chǎn)生壓縮文件用于下載閑置引腳的狀態(tài)設(shè)置雙目標端口設(shè)置附2:功能仿仿真Processing->GenerateFunctionalSimulationNetlistAssignments->settings:Simualtorsettings:Simulationmode:FunctionalSimulationinput:確定矢量量文件Processing->startsimulati

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論