思泰克spi編程程序流程

思泰克spi編程程序流程1、概述SPI是SerialPerripheralInterface的簡(jiǎn)稱，是由Motorola公司推出的一種高速、全雙工的總線協(xié)議。SPI也是采用主從方式工作，一般由**SCLK（時(shí)鐘線）、CS（片選信號(hào)）、MOSI（主機(jī)輸出，從機(jī)輸入），MISO（主機(jī)輸入，從機(jī)輸出）**四根線組成，當(dāng)有多個(gè)從機(jī)存在時(shí)，主機(jī)就需要多個(gè)CS信號(hào)引腳，每個(gè)CS引腳信號(hào)對(duì)應(yīng)一個(gè)從機(jī)，主機(jī)可以通過(guò)相應(yīng)的CS來(lái)選擇要控制的從機(jī)設(shè)備。SCLK、MOSI,MISO這三根線都是公用的，唯有片選信號(hào)線（CS）是和從機(jī)一一對(duì)應(yīng)的。SPI通信主從機(jī)接線圖2、四種工作模式根據(jù)SPI時(shí)鐘極性（CPOL）和時(shí)鐘相位（CPHA）配置的不同可分為4種模式。1、CPOL=1：表示SCLK時(shí)鐘信號(hào)空閑時(shí)是高電平；CPHA=0：表示從第一個(gè)跳變沿開始采樣；在這里插入圖片描述2、CPOL=1：表示SCLK時(shí)鐘信號(hào)空閑時(shí)是高電平；CPHA=1：表示從第二個(gè)跳變沿開始采樣；3、CPOL=0：表示SCLK時(shí)鐘信號(hào)空閑時(shí)是低電平；CPHA=0：表示從第一個(gè)跳變沿開始采樣在這里插入圖片描述4、CPOL=0：表示SCLK時(shí)鐘信號(hào)空閑時(shí)是低電平；CPHA=1：表示從第二個(gè)跳變沿開始采樣；在這里插入圖片描述3、數(shù)據(jù)交換SPI設(shè)備間的數(shù)據(jù)傳輸之所以又被稱為數(shù)據(jù)交換，是因?yàn)镾PI協(xié)議規(guī)定一個(gè)SPI設(shè)備不能在數(shù)據(jù)通信過(guò)程中僅僅只充當(dāng)一個(gè)“發(fā)送者(Transmitter)”或者“接收者(Receiver)”。SPI是全雙工通信，所以發(fā)送和接收是同時(shí)進(jìn)行的。在每個(gè)Clock周期內(nèi)，SPI設(shè)備都會(huì)發(fā)送并接收一個(gè)bit大小的數(shù)據(jù)(不管主設(shè)備還是從設(shè)備)，相當(dāng)于該設(shè)備有一個(gè)bit大小的數(shù)據(jù)被交換了。一個(gè)Slave設(shè)備要想能夠接收到Master發(fā)過(guò)來(lái)的控制信號(hào)，必須在此之前能夠被Master設(shè)備進(jìn)行訪問(wèn)(Access)o所以，Master設(shè)備必須首先通過(guò)SS/CSpin對(duì)Slave設(shè)備進(jìn)行片選,把想要訪問(wèn)的Slave設(shè)備選上。在數(shù)據(jù)傳輸?shù)倪^(guò)程中，每次接收到的數(shù)據(jù)必須在下一次數(shù)據(jù)傳輸之前被采樣。如果之前接收到的數(shù)據(jù)沒(méi)有被讀取，那么這些已經(jīng)接收完成的數(shù)據(jù)將有可能會(huì)被丟棄，導(dǎo)致SPI物理模塊最終失效。因此，在程序中一般都會(huì)在SPI傳輸完數(shù)據(jù)后，去讀取SPI設(shè)備里的數(shù)據(jù)，即使這些數(shù)據(jù)(DummyData)在我們的程序里是無(wú)用的(雖然發(fā)送后緊接著的讀取是無(wú)意義的，但仍然需要從寄存器中讀出來(lái))。所